FDTD mediante simulación: por qué su señal de 10 Gbps odia los bucles
Una guía paso a paso para ejecutar una simulación FDTD de una transición directa en el FR-4. En él se explica cómo configurar la simulación, interpretar los resultados del S11/S21, comprender la frecuencia de resonancia de los tubos y decidir cuándo vale la pena realizar perforaciones retrospectivas.
La vía no es solo un agujero
A 100 MHz, una taladradora de 0,3 mm en una placa FR-4 de 1,5 mm es invisible desde el punto de vista eléctrico: mide una fracción de ohmio de resistencia y tal vez 0,5 nH de inductancia. Conéctelo a su modelo SPICE y siga adelante. Pero si pasa un carril SerDes de 10 Gbps por la misma vía en una placa base de 12 capas, la historia es completamente diferente. La parte inferior no utilizada del tubo de vía (el conector) se comporta como un tubo de línea de transmisión en cortocircuito, y su resonancia de un cuarto de onda puede crear una hendidura profunda directamente en la banda de señal.
Una simulación FDTD (dominio temporal de diferencias finitas) resuelve las ecuaciones de Maxwell en una cuadrícula 3D, por lo que captura todo el comportamiento electromagnético de la transición de vía: la discontinuidad de la impedancia en la almohadilla, la inductancia del cilindro, la resonancia de la bobina y la carga capacitiva de la antialmohadilla. La herramienta FDTD S-Parameter Simulator te permite ejecutarla en el navegador en cuestión de segundos, sin necesidad de una licencia completa de 3D EM Solver.
Configuración de la simulación
Estos son los parámetros exactos para modelar una conexión directa en una PCB FR-4 estándar de 1,5 mm con una señal de 10 Gbps:
| Parámetro | Valor |
|---|---|
| Estructura | Transición directa |
| Sustrato | FR-4 (μr = 4,4) |
| Ancho de traza | 3,0 mm |
| Longitud de traza | 30 mm |
| Diámetro de vía | 0,3 mm |
| A través de la relación de aspecto | 5 (1,5 mm de grosor de la placa) |
| Frecuencia central | 2,4 GHz |
| Intervalo de frecuencia | 4 GHz |
| Densidad de malla | Normal |
Qué está haciendo el motor FDTD
Al hacer clic en Ejecutar, el simulador discretiza la geometría de la vía en forma de cuadrícula Yee, una malla 3D escalonada en la que los componentes del campo eléctrico y magnético se compensan con media celda en el espacio y el tiempo. Se inyecta un pulso gaussiano en el puerto 1 (el extremo de alimentación de la microbanda) y los campos del dominio temporal se registran en el puerto 1 (reflejado) y en el puerto 2 (transmitido) hasta que la energía decaiga. Los parámetros S provienen de la relación entre las transformadas de Fourier:
Interpretación de los resultados del S11 y el S21
En el caso de un FR-4 de 1,5 mm sin perforaciones posteriores, verá algo parecido a lo siguiente en los gráficos de salida:
S21 (pérdida de inserción) : Plano y cercano a los 0 dB desde corriente continua hasta aproximadamente 2 GHz. A continuación, se produce una disminución progresiva, con una muesca pronunciada a aproximadamente 3,8 GHz que cae de -15 a -20 dB. Esta es la resonancia secundaria. S11 (pérdida de retorno) : Por debajo de -20 dB a baja frecuencia, aumenta de -10 a -15 dB cerca de la frecuencia de resonancia secundaria y vuelve a mejorar a frecuencias más altas a medida que la impedancia de la vía vuelve a coincidir por casualidad.La frecuencia de resonancia secundaria es el número crítico. En el caso de un conducto en el que la señal entra por la capa superior y sale por la capa 3 (de una placa de 10 capas), el tubo es la parte del cañón situada por debajo de la capa 3. Su frecuencia de resonancia es:
Efecto de Via Drill Diameter
Ahora cambie el parámetro del diámetro de la vía de 0,3 mm a 0,5 mm y vuelva a ejecutarlo. Debe observar:
- La frecuencia de resonancia del tubo se desplaza ligeramente hacia abajo (el cañón más grande tiene más capacitancia, lo que reduce la frecuencia)
- La pérdida de inserción del S21 a baja frecuencia empeora ligeramente debido al aumento de la capacitancia de la almohadilla
- El S11, a 1 GHz de DC a 1 GHz, se degrada entre 2 y 4 dB, ya que la mayor capacitancia del antipad no coincide con la impedancia de la traza
Esto confirma la regla general del SI: minimizar mediante el diámetro de la broca para señales de alta velocidad, no solo para alcanzar los objetivos de relación de aspecto, sino también para reducir la capacitancia de vía que reduce la impedancia local. Para una broca de 0,3 mm en una FR-4 de 1,5 mm, la impedancia de vía es de aproximadamente 35 a 40 Ω, lo que ya es de 10 a 15 Ω por debajo de la impedancia del sistema de 50 Ω. Algunos diseños lo compensan reduciendo el diámetro de la almohadilla para reducir la capacitancia.
¿Cuándo perforar hacia atrás
Al taladrar hacia atrás, se extrae el trozo perforando en sentido contrario desde el lado opuesto de la placa, dejando solo un pequeño resto del trozo (normalmente entre la broca y la capa, de 0,1 a 0,2 mm). Esto supone un coste adicional (cabe esperar entre 150 y 300 dólares por panel), pero la mejora es espectacular: la muesca desaparece por completo de la banda de señal.
La regla general es sencilla: si la señal de resonancia de la calculadora Via Stub Resonance es 2 veces mayor que la frecuencia de Nyquist de la señal, realiza la operación a contracorriente. En el caso de NRZ de 10 Gbps (Nyquist de 5 GHz), extraiga cualquier señal que resuene por debajo de los 10 GHz. En el caso de un PAM4 de 25 Gbps, ese umbral es de 25 GHz, lo que significa que casi siempre es necesario realizar perforaciones posteriores en los diseños de placa base.
¿Qué hacer con los resultados
Una vez que la simulación confirme la existencia de un problema de resonancia secundaria, sus opciones, en orden de aumento de los costos, son las siguientes:
- Cambie la ruta a una transición de capa menos superficial. Si la señal puede salir por la capa 2 en lugar de por la capa 6, el cable es mucho más corto.
- Reduce el diámetro de la perforadora. Vía más pequeña, menor capacitancia, frecuencia de resonancia ligeramente mayor.
- Agregue una almohadilla con taladrado hacia atrás. El mejor resultado de SI, el mayor costo.
- Utilice vías ciegas o enterradas. Elimina por completo el trozo; aumenta significativamente la complejidad de la fabricación.
Usa el [FDTD S-Parameter Simulator] (/tools/fdtd-sparam) para modelar tu geometría a través de una vía directamente en el navegador.
Artículos Relacionados
PCB Trace Width and Current Capacity: IPC-2221 vs IPC-2152
How to calculate PCB trace width for a given current. Compares IPC-2221 and IPC-2152 standards, explains temperature rise, and covers external vs internal layer differences.
1 feb 2026
PCB DesignMicrostrip Impedance Design Guide: From Theory to PCB Layout
A practical guide to designing controlled-impedance microstrip traces on PCBs. Covers the Hammerstad-Jensen equations, material selection, manufacturing tolerances, and how to verify your design.
15 ene 2026
EMC / CompliancePredicting Radiated Emissions Before FCC Testing: A PCB Engineer's Walkthrough
A hardware startup's SBC fails FCC Part 15 Class B pre-compliance on the first scan. Follow the analysis in the EMI Radiated Emissions Estimator to identify the dominant sources, predict which harmonics will hit the limit, and verify that three targeted design changes bring the 95th-percentile emission below the FCC threshold.
1 mar 2026