Skip to content
RFrftools.io
General

Calculadora de Tensión de Caída LDO

Calcula la tensión mínima de entrada, disipación de potencia y eficiencia de reguladores LDO.

Loading calculator...

Fórmula

η=VoutVin×100%\eta = \frac{V_{out}}{V_{in}} \times 100\%
Vout— Tensión de salida regulada (V)
Vdropout— Tensión de caída LDO (V)
Iload— Corriente de carga (A)
Rds(on)— Pase el MOSFET a la resistencia (Ω)

Cómo Funciona

La calculadora de caídas del regulador de voltaje determina el voltaje de entrada mínimo y la pérdida de eficiencia para los reguladores LDO, algo esencial para los dispositivos que funcionan con baterías, las etapas posteriores al regulador y los circuitos analógicos sensibles al ruido. Los ingenieros de administración de energía, los diseñadores de dispositivos portátiles y los arquitectos de señales mixtas utilizan esta herramienta para maximizar el uso de la batería y, al mismo tiempo, garantizar un voltaje de salida estable. Según la nota de aplicación SLVA079 de TI, la tensión de caída representa el diferencial mínimo entre Vin y Vout para la regulación; por debajo de este umbral, la salida rastrea la entrada con un PSRR degradado. Los reguladores de caída ultrabaja modernos alcanzan entre 50 y 150 mV a una corriente nominal utilizando transistores de paso PMOS (Rds (on) = Vdropout/Iload). Según la guía de selección de LDO de Analog Devices, la caída aumenta aproximadamente de forma lineal con la corriente de carga: un dispositivo con una caída de 150 mV a 500 mA arroja 300 mV a 1 A. Para aplicaciones con baterías de iones de litio (rango de descarga de 4,2 V a 3,0 V), un LDO con una caída de 200 mV que alimenta una carga de 3,3 V funciona de forma regulada hasta un voltaje de batería de 3,5 V, capturando el 75% de la energía total de la batería frente a solo el 60% con un regulador de caída de 500 mV.

Ejemplo Resuelto

Seleccione un LDO para un sensor BLE que funcione desde una salida de iones de litio de una sola celda (4,2-3,0 V) hasta 3,3 V/100 mA. <5 µA quiescent current, PSRR >Requisitos: opere hasta que la batería alcance los 3,4 V (95% de utilización de la capacidad), 60 dB a 1 kHz. Paso 1: Calcule la caída máxima: vDropout_max = 3.4 - 3.3 = 100 mV a 100 mA. Paso 2: seleccionar a los candidatos: TI TPS7A02 (25 mV a 100 mA, 25 nA Iq), Analog Devices ADP160 (90 mV a 100 mA, 560 nA Iq) y Torex XC6220 (100 mV a 100 mA, 8 µA Iq). Paso 3: Verificación térmica: PDISS_max = (4.2 - 3.3) × 0.1 = 90 mW en SOT-23 (θJa = 180 °C/W): ΔT = 16 °C: aceptable. Paso 4: Evalúe el PSRR — TPS7A02:60 dB a 1 kHz, 40 dB a 100 kHz. ADP160:70 dB a 1 kHz. Paso 5: Seleccione el TPS7A02 para obtener el coeficiente intelectual más bajo (25 nA) en aplicaciones siempre activas, y el ADP160 para obtener el mejor PSRR en aplicaciones analógicas o de RF.

Consejos Prácticos

  • ✓Según la nota de aplicación «LDO Basics» de Analog Devices, utilice LDO basados en PMOS para reducir la caída (50 a 200 mV) en comparación con los basados en NPN (500 mV-2 V); los LDO NMOS requieren una bomba de carga, pero logran una caída intermedia (200 a 400 mV)
  • ✓Agregue un margen de 100 mV al voltaje de entrada mínimo calculado para la tolerancia de fabricación, la variación de temperatura y el margen transitorio; un dispositivo de caída de 100 mV necesita un margen nominal de 200 mV
  • ✓Para aplicaciones críticas de batería, seleccione LDO con bloqueo de corriente inversa para evitar que la batería se agote a través del LDO cuando Vout > Vin durante el apagado

Errores Comunes

  • ✗Ignorar la variación de la caída con la corriente de carga: la hoja de datos normalmente especifica la caída en una corriente (por ejemplo, 150 mV a 500 mA), pero a 1 A puede alcanzar los 350 mV debido al transistor de paso Rds (encendido) × la corriente
  • ✗Uso de la deserción típica en lugar de la máxima: según las especificaciones de TI, la relación entre la deserción típica y la máxima es de 1:1,5 a 1:2 en todo el rango de temperatura; diseño con el valor máximo
  • ✗Sin tener en cuenta la caída transitoria: el paso de corriente de carga de 10 mA a 500 mA provoca una caída adicional de 50 a 100 mV durante un período de estabilización de 10 a 50 μs debido al ancho de banda del bucle de control

Preguntas Frecuentes

Según TI SLVA118, el voltaje de caída es el diferencial mínimo entre Vin y Vout para mantener la regulación dentro de la precisión especificada (generalmente del 1 al 2%). Por debajo de la caída, la salida sigue a la entrada menos el voltaje de saturación mínimo del transistor de paso. Para los LDO PMOS, caída = carga × Rds (encendida); para LDO NPN, caída = Vce (sat) + caída de resistencia de detección (normalmente un mínimo de 0,5 a 1 V).
La baja caída maximiza la capacidad utilizable de la batería y reduce la disipación del calor. Según Battery University, un LDO de 100 mV extrae un 8% más de energía de una celda de iones de litio que un regulador de caída de 300 mV. En aplicaciones de alta corriente (>1 A), la diferencia de 200 mV representa más de 200 mW de calor, lo que podría eliminar la necesidad de un disipador térmico.
Vin_min = Vout + vDropout_max + Vmargin. Ejemplo: salida de 3,3 V, caída máxima de 150 mV, margen de 100 mV → VIN_min = 3,55 V. Para aplicaciones de corriente alterna y corriente continua, incluya la tensión del rectificador (0,7 V para silicio, 0,3 V para Schottky) y la amplitud de ondulación en el cálculo de VIN_min. Según la guía de diseño de TI, el condensador posterior al rectificador debe mantener un Vin > Vin_min en Ripple Valley.
Eficiencia de LDO = Vout/Vin × 100%, limitada al máximo teórico de Vout/ (Vout + Vdropout). Salida de 3,3 V con una caída de 200 mV: τ_max = 3,3/3,5 = 94,3%. Con Vin = 5 V: η = 3,3/5 = 66%. Los LDO son eficientes solo cuando Vin ≈ Vout; para Vin > 1.5 × Vout, los reguladores de conmutación alcanzan una eficiencia de más del 90%, en comparación con los LDO del 50 al 70%.
Según la nota de aplicación integrada de Maxim AN-883: LDO estándar (NPN Darlington): caída de 1-2 V. Baja caída (NMOS): caída de 300 a 500 mV, requiere una bomba de carga para el accionamiento de compuerta. Pérdida ultrabaja (PMOS): caída de 50 a 200 mV, sin necesidad de bomba de carga. Los Ultr-LDO modernos (TI TPS7A02, ADP160) alcanzan entre 25 y 100 mV a plena corriente con una corriente de reposo de <1 µA.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

Resistor Kit (1%, E24)

Precision 1% thin-film SMD resistor assortment, 0402 package

Amazon →

Ceramic Capacitor Kit

MLCC ceramic capacitor assortment in 0402 package

Amazon →

Solderless Breadboard

Full-size breadboard for circuit prototyping

Amazon →

Calculadoras relacionadas

Power

Térmica LDO

Calcula la disipación de potencia y temperatura de unión de reguladores de tensión LDO.

General

Resistencias LM317

Calcula R2 para el regulador ajustable LM317/LM338 y verifica la tensión de salida real.

Power

Caída Regulador Lineal

Calcula la tensión de caída mínima, disipación de potencia y temperatura de reguladores lineales.

General

Ley de Ohm

Calcula tensión, corriente, resistencia y potencia usando la Ley de Ohm y la Ley de Joule.