Comment choisir le bon condensateur de découplage : SRF, ESL et les mathématiques qui sous-tendent les réseaux de dérivation

Pourquoi le découplage n'est pas aussi simple que de « mettre 100 nF dessus »

Tous les ingénieurs ont entendu la règle de base : placez un condensateur de 100 nF à côté de chaque broche d'alimentation du circuit intégré. Cela fonctionne, jusqu'à ce que cela ne fonctionne plus. Lorsque votre FPGA utilise des courants transitoires de 20 A à 500 MHz, ou que votre ADC émet une tonalité parasite qui remonte au bruit d'alimentation à 800 MHz, cette seule limite de 100 nF ne suffit plus. Pour comprendre *pourquoi*, il faut examiner trois paramètres parasites que la plupart des fiches techniques dissimulent en petits caractères : l'ESR, l'ESL et la fréquence d'autorésonance qu'ils créent.

Le modèle réel d'un condensateur

Un condensateur physique n'est pas une capacité pure. Il s'agit d'un circuit RLC en série :

« MATHBLOCK_0 »

où « MATHINLINE_8 » est la capacité nominale, « MATHINLINE_9 » est l'inductance série équivalente (ESL) et « MATHINLINE_10 » est la résistance série équivalente (ESR). Aux basses fréquences, la réactance capacitive « MATHINLINE_11 » domine. Aux hautes fréquences, la réactance inductive « MATHINLINE_12 » prend le relais. En plein milieu, les deux s'annulent et vous vous retrouvez avec l'ESR, l'impédance la plus faible jamais présente par le condensateur. Ce point de croisement est la fréquence d'autorésonance (SRF)  :

« MATHBLOCK_1 »

En dessous du SRF, la pièce se comporte comme un condensateur. Au-dessus, il se comporte comme un inducteur. Il s'agit du concept le plus important dans la conception du découplage : un condensateur ne se découple efficacement que dans une bande autour de sa SRF.

Les paramètres clés et leur signification pour votre PDN

Votre réseau de distribution électrique (PDN) possède une impédance cible, souvent dérivée de :

« MATHBLOCK_2 »

Pour un rail 1,0 V alimentant un FPGA avec des transitoires de 5 A et un budget d'ondulation de 3 %, c'est « MATHINLINE_13 ». C'est un chiffre difficile à atteindre, et il doit être maintenu sur l'ensemble de la bande passante concernée.

Voici où l'ESR et l'ESL sont importants :

• ESR règle le plancher d'impédance à SRF. Un MLCC 100 nF 0402 typique peut avoir une ESR de 10 à 50 mΩ. Si votre impédance cible est de 6 mΩ, un seul capuchon ne peut pas faire l'affaire.
• ESL détermine la rapidité avec laquelle l'impédance augmente au-dessus de la SRF. Un package 0402 peut avoir 0,5 nH d'ESL ; un 0201 peut avoir 0,3 nH. Un ESL plus faible augmente la fréquence de la plage de dérivation effective.

Exemple concret : contournement d'un rail FPGA 1,0 V

Passons en revue un scénario réel. Nous devons maintenir « MATHINLINE_14 » à 500 MHz.

Étape 1 : Choisissez un condensateur. Nous sélectionnons un MLCC 0402 X7R 100 nF avec ESR = 20 mΩ et ESL = 0,5 nH. Étape 2 : Trouvez le SRF.

« MATHBLOCK_3 »

Branchement : « MATHINLINE_15 ». À cette fréquence, l'impédance est égale à l'ESR : 20 mΩ.

Étape 3 : Vérifiez l'impédance à 500 MHz. Bien au-dessus de la SRF, l'impédance est dominée par l'ESL :

« MATHBLOCK_4 »

C'est 260 fois notre objectif. Le plafond de 100 nF est essentiellement invisible à 500 MHz.

Étape 4 : Ajouter un plafond de fréquence plus élevée. Un plafond de 1 nF 0201 avec ESR = 50 mΩ et ESL = 0,3 nH donne :

« MATHBLOCK_5 »

À 500 MHz, son impédance est d'environ « MATHINLINE_16 », ce qui est encore trop élevé pour un seul plafond, mais nous sommes maintenant dans le bon voisinage de fréquences.

Étape 5 : condensateurs parallèles. La mise en parallèle de condensateurs identiques « MATHINLINE_17 » divise l'impédance par « MATHINLINE_18 ». Pour atteindre 6 mΩ au SRF du plafond de 100 nF (où « MATHINLINE_19 »), nous avons besoin de :

« MATHBLOCK_6 »

Pour la plage de 500 MHz, nous avons besoin d'une banque distincte de limites de 1 nF (ou même de valeurs plus petites) ciblant cette bande. C'est pourquoi les véritables conceptions PDN utilisent plusieurs valeurs de condensateur, chacune couvrant une décennie de fréquence différente.

La plage de contournement efficace

Un concept utile est la plage de fréquences sur laquelle un condensateur maintient l'impédance en dessous de votre cible. La limite supérieure de cette plage peut être estimée en trouvant la fréquence où « MATHINLINE_20 » :

« MATHBLOCK_7 »

Pour notre casquette de 100 nF avec 0,5 nH ESL et une cible de 20 mΩ (casquette unique) : « MATHINLINE_21 ». C'est la fréquence au-dessus de SRF où le plafond cesse d'être utile à lui seul. En dessous de SRF, il y a une limite inférieure symétrique. Le calculateur calcule les deux pour vous.

Pièges courants

• Ignorer l'ESL des vias et des traces des PCB. L'ESL 0,5 nH d'une fiche technique constitue le package à lui seul. Un via vers un plan d'alimentation interne peut ajouter 0,5 à 1,0 nH supplémentaires, réduisant ainsi considérablement le SRF. Conservez les capuchons de découplage sur la même couche que le circuit intégré ou utilisez des connexions via des connexions très courtes et larges.
• Anti-résonance entre des bouchons parallèles. Deux plafonds de valeurs différentes en parallèle peuvent créer un pic de haute impédance entre leurs SRF. Il est essentiel de procéder à une simulation ou d'espacer soigneusement les valeurs.
• En supposant que les capuchons en céramique conservent leur valeur. Un capuchon X7R de 100 nF sous une polarisation de 1,0 V DC dans un boîtier 0402 peut en réalité être de 60 à 70 nF. Vérifiez les courbes de polarisation DC du fabricant.

Essayez-le

Branchez les valeurs de votre condensateur, votre ESR, votre ESL et votre impédance cible dans le calculateur et visualisez instantanément le SRF, l'impédance à la fréquence qui vous intéresse, la plage de dérivation effective et le nombre de bouchons dont vous avez réellement besoin. [Ouvrez le calculateur de sélection des condensateurs de découplage] (https://rftools.io/calculators/pcb/decoupling-capacitor/) et évitez les conjectures lors de la conception de votre prochain PDN.