FDTD via simulação: por que seu sinal de 10 Gbps odeia via stubs

A via não é apenas um buraco

A 100 MHz, uma broca de 0,3 mm em uma placa FR-4 de 1,5 mm é eletricamente invisível — ela mede uma fração de ohm de resistência e talvez 0,5 nH de indutância. Conecte isso ao seu modelo SPICE e siga em frente. Mas passe uma faixa SerDes de 10 Gbps pela mesma via em um backplane de 12 camadas e a história é completamente diferente. A parte inferior não utilizada do cano de via - o talão - se comporta como um talão de linha de transmissão em curto, e sua ressonância de um quarto de onda pode criar um entalhe profundo diretamente na banda de sinal.

Uma simulação de FDTD (domínio de tempo de diferença finita) resolve as equações de Maxwell em uma grade 3D, capturando todo o comportamento eletromagnético da transição de via: a descontinuidade da impedância na almofada, a indutância do cilindro, a ressonância do talão e a carga capacitiva da antialmofada. A ferramenta FDTD S-Parameter Simulator permite que você execute isso no navegador em segundos, sem uma licença completa de solucionador EM 3D.

Configurando a simulação

Aqui estão os parâmetros exatos para modelar uma via direta em um PCB FR-4 padrão de 1,5 mm com um sinal de 10 Gbps:

Algumas notas sobre essas opções. A largura do traço de 3,0 mm está correta para 50 Ω em FR-4 de 1,5 mm com cobre de 1 onça (confirmada por uma calculadora de impedância de microfita). A proporção de inclinação de 5:1 (1,5 mm de profundidade, broca de 0,3 mm) é moderada — a maioria dos fabricantes de PCBs se sente confortável até 8:1 com brocas padrão e 12:1 com auxílio de laser. A frequência central de 2,4 GHz com um intervalo de 4 GHz cobre DC a 4,4 GHz, que captura a frequência Nyquist de um sinal NRZ de 10 Gbps (5 GHz) e a primeira ressonância de ponto, que para essa geometria fica em torno de 3,8 GHz.

O que o mecanismo FDTD está fazendo

Quando você clica em Executar, o simulador discretiza a geometria da via em uma grade Yee — uma malha 3D escalonada em que os componentes do campo elétrico e magnético são deslocados por meia célula no espaço e no tempo. Um pulso gaussiano é injetado na Porta 1 (a extremidade de alimentação da microfita) e os campos no domínio do tempo são registrados na Porta 1 (refletida) e na Porta 2 (transmitida) até que a energia decaia. Os parâmetros S vêm da proporção das transformadas de Fourier:

“BLOCO MATEMÁTICO_0"

A densidade de malha normal usa aproximadamente 10 células por comprimento de onda na frequência central, o que é adequado para uma avaliação de primeira passagem. A malha fina aumentará a contagem de células em 8 × e levará proporcionalmente mais tempo, mas é necessária quando o diâmetro do cilindro da via é menor que 3 vezes o tamanho da célula da malha.

Interpretando os resultados de S11 e S21

Para uma via direta sem perfuração traseira em FR-4 de 1,5 mm, você verá algo assim nos gráficos de saída:

S21 (perda de inserção) : Plano e próximo de 0 dB de DC até aproximadamente 2 GHz, depois uma transferência progressiva, com um entalhe acentuado de aproximadamente 3,8 GHz caindo para −15 a −20 dB. Essa é a ressonância do esboço. S11 (perda de retorno) : Abaixo de −20 dB em baixa frequência, subindo para −10 a −15 dB perto da frequência de ressonância do esboço e melhorando novamente em frequências mais altas à medida que a impedância via coincide coincidentemente.

A frequência de ressonância do esboço é o número crítico. Para uma via de passagem em que o sinal entra na camada superior e sai na camada 3 (de uma placa de 10 camadas), o talão é a parte do barril abaixo da camada 3. Sua frequência ressonante é:

“BLOCO MATEMÁTICO_1"

onde “MATHINLINE_2” é a velocidade de propagação no dielétrico e “MATHINLINE_3” é o comprimento físico do talão. Para FR-4 (θr = 4,4): “MATHINLINE_4” m/s. Um talão de 1,0 mm ressoa a 35,7 GHz — inofensivo para 10 Gbps. Um talão completo de 1,5 mm (o sinal sai na camada 1, nada é perfurado) ressoa a 23,8 GHz — ainda acima do Nyquist, mas apenas por um fator de 4,7. Execute a simulação em um intervalo de 10 GHz e você verá o entalhe aumentar em 8 GHz.

Efeito do diâmetro da broca

Agora altere o parâmetro Via Diameter de 0,3 mm para 0,5 mm e execute novamente. Você deve observar:

• A frequência de ressonância do talão muda um pouco mais para baixo (o cano maior tem mais capacitância, diminuindo a frequência)
• A perda de inserção do S21 em baixa frequência piora ligeiramente devido ao aumento da capacitância da almofada
• O S11 em DC a 1 GHz se degrada em 2—4 dB, pois a maior capacitância antipad não combina com a impedância de rastreamento

Isso confirma a regra geral do SI: minimize o diâmetro via broca para sinais de alta velocidade, não apenas para atingir as metas de proporção, mas para reduzir a capacitância de via que diminui a impedância local. Para uma broca de 0,3 mm em 1,5 mm FR-4, a impedância de via é de aproximadamente 35—40 Ω — já 10—15 Ω abaixo da impedância do sistema de 50 Ω. Alguns designs compensam reduzindo o diâmetro da almofada para reduzir a capacitância.

Quando fazer um back-drill

A perfuração traseira remove o talo por meio de um contra-mandrilamento do lado oposto da placa, deixando apenas um pequeno remanescente do talão (normalmente uma folga entre broca e camada de 0,1—0,2 mm). Isso aumenta o custo — espere de 150 a 300 dólares por painel — mas a melhoria é dramática: o entalhe desaparece completamente da banda de sinal.

A regra geral é simples: se a ressonância do talão da calculadora de ressonância Via Stub cair dentro de 2 vezes a frequência do sinal de Nyquist, faça um back-drill. Para NRZ de 10 Gbps (Nyquist de 5 GHz), perfure qualquer ponta que ressoe abaixo de 10 GHz. Para PAM4 de 25 Gbps, esse limite é de 25 GHz, o que significa que a perfuração traseira quase sempre é necessária em projetos de backplane.

O que fazer com os resultados

Depois que a simulação confirmar um problema de ressonância do esboço, suas opções em ordem crescente de custo são:

1. Redirecione para uma transição de camada mais rasa. Se o sinal puder sair na camada 2 em vez da camada 6, o esboço será muito mais curto.
2. Reduza o diâmetro da broca. Via menor, menor capacitância, frequência de ressonância ligeiramente maior.
3. Adicione um via-in-pad com perfuração traseira. Melhor resultado de SI, maior custo.
4. Use vias cegas ou enterradas. Elimina totalmente o talão; aumenta significativamente a complexidade da fabricação.

Execute a simulação FDTD em cada estágio para confirmar se a ressonância saiu da banda antes de enviar o design para a fábrica. Uma hora de simulação é muito mais barata do que uma nova rotação de PCB.

Use o [FDTD S-Parameter Simulator] (/tools/fdtd-sparam) para modelar sua geometria via diretamente no navegador.