So wählen Sie den richtigen Entkopplungskondensator aus: SRF, ESL und die Mathematik hinter Bypass-Netzwerken

Warum Entkopplung nicht so einfach ist wie „100 nF drauf“

Jeder Ingenieur hat die Faustregel gehört: Platzieren Sie einen 100-nF-Kondensator neben jeden IC-Stromanschluss. Es funktioniert — bis es nicht mehr funktioniert. Wenn Ihr FPGA bei 500 MHz transiente Ströme von 20 A verbraucht oder Ihr ADC einen Störton ausgibt, der auf Versorgungsrauschen bei 800 MHz zurückgeht, reicht diese einsame Obergrenze von 100 nF nicht mehr aus. Um zu verstehen, *warum*, müssen Sie sich drei parasitäre Parameter ansehen, die in den meisten Datenblättern im Kleingedruckten verborgen sind: ESR, ESL und die von ihnen erzeugte Eigenresonanzfrequenz.

Das reale Modell eines Kondensators

Ein physischer Kondensator ist keine reine Kapazität. Es ist eine serielle RLC-Schaltung:

„MATHBLOCK_0“

wobei „MATHINLINE_8“ die Nennkapazität ist, „MATHINLINE_9“ die äquivalente Serieninduktivität (ESL) ist und „MATHINLINE_10“ der äquivalente Serienwiderstand (ESR) ist. Bei niedrigen Frequenzen dominiert die kapazitive Reaktanz „MATHINLINE_11“. Bei hohen Frequenzen übernimmt die induktive Reaktanz „MATHINLINE_12“ die Oberhand. Genau in der Mitte löschen sich die beiden und es bleibt der ESR übrig — die niedrigste Impedanz, die der Kondensator jemals haben wird. Dieser Übergangspunkt ist die Eigenresonanzfrequenz (SRF) :

„MATHBLOCK_1“

Unterhalb des SRF verhält sich das Teil wie ein Kondensator. Darüber verhält es sich wie ein Induktor. Dies ist das wichtigste Konzept beim Entkopplungsdesign: Ein Kondensator entkoppelt sich effektiv nur in einem Band um seinen SRF.

Wichtige Parameter und was sie für Ihr PDN bedeuten

Ihr Stromverteilungsnetz (PDN) hat eine Zielimpedanz, die häufig abgeleitet wird aus:

„MATHBLOCK_2“

Für eine 1,0-V-Schiene, die ein FPGA mit 5-A-Transienten und einer Restwelligkeit von 3% versorgt, ist das „MATHINLINE_13“. Das ist eine schwer zu erreichende Zahl, und sie muss über die gesamte Bandbreite des Interesses hinweg beibehalten werden.

Hier sind ESR und ESL wichtig:

• ESR legt den unteren Impedanzwert auf SRF fest. Ein typisches MLCC mit 100 nF 0402 kann einen ESR von 10—50 mΩ haben. Wenn Ihre Zielimpedanz 6 mΩ beträgt, reicht eine einzelne Kappe nicht aus.
• ESL bestimmt, wie schnell die Impedanz über SRF steigt. Ein 0402-Paket könnte 0,5 nH ESL haben; ein 0201-Paket könnte 0,3 nH haben. Ein niedrigerer ESL erhöht die Frequenz des effektiven Bypass-Bereichs.

Funktionierendes Beispiel: Umgehung einer 1,0-V-FPGA-Schiene

Lassen Sie uns ein reales Szenario durchgehen. Wir müssen „MATHINLINE_14“ auf 500 MHz halten.

Schritt 1: Wählen Sie einen Kondensator. Wir wählen einen 100 nF 0402 X7R MLCC mit ESR = 20 mΩ und ESL = 0,5 nH. Schritt 2: Finden Sie den SRF.

„MATHBLOCK_3“

Durchstecken: „MATHINLINE_15“. Bei dieser Frequenz entspricht die Impedanz dem ESR: 20 mΩ.

**Schritt 3: Prüfen Sie die Impedanz bei 500 MHz. Die Impedanz liegt deutlich über dem SRF und wird vom ESL dominiert:

„MATHBLOCK_4“

Das ist das 260-fache unseres Ziels. Die 100-nF-Obergrenze ist bei 500 MHz praktisch unsichtbar.

Schritt 4: Einen höheren Frequenzgrenzwert hinzufügen Eine Obergrenze von 1 nF 0201 mit ESR = 50 mΩ und ESL = 0,3 nH ergibt:

„MATHBLOCK_5“

Bei 500 MHz beträgt die Impedanz ungefähr „MATHINLINE_16“ — immer noch zu hoch für eine einzelne Obergrenze, aber jetzt sind wir in der richtigen Frequenzumgebung.

Schritt 5: Parallele Kondensatoren. Wenn Sie identische Kondensatoren von „MATHINLINE_17“ parallel platzieren, wird die Impedanz durch „MATHINLINE_18“ geteilt. Um beim SRF der 100-nF-Obergrenze (wo „MATHINLINE_19“) 6 mΩ zu erreichen, benötigen wir:

„MATHBLOCK_6“

Für den 500-MHz-Bereich benötigen wir eine separate Bank mit 1 nF-Obergrenzen (oder noch kleineren Werten), die auf dieses Band ausgerichtet sind. Aus diesem Grund verwenden echte PDN-Designs mehrere Kondensatorwerte — jeder deckt eine andere Frequenzdekade ab.

Der effektive Bypass-Bereich

Ein nützliches Konzept ist der Frequenzbereich, in dem ein Kondensator die Impedanz unter Ihrem Sollwert hält. Die Obergrenze dieses Bereichs kann geschätzt werden, indem die Frequenz ermittelt wird, bei der „MATHINLINE_20“:

„MATHBLOCK_7“

Für unsere 100-nF-Kappe mit 0,5 nH ESL und einem 20-mΩ-Target (Einzelkappe): „MATHINLINE_21“. Das ist die Frequenz über SRF, bei der die Obergrenze für sich genommen nicht mehr nützlich ist. Unterhalb von SRF gibt es eine symmetrische Untergrenze. Der Taschenrechner berechnet beide für Sie.

Häufige Fallstricke

• ESL von Leiterplattendurchkontaktierungen und Leiterbahnen ignorieren. Der 0,5-nH-ESL in einem Datenblatt ist allein das Paket. Durch einen Anschluss an eine interne Stromversorgungsebene können weitere 0,5—1,0 nH hinzukommen, wodurch der SRF deutlich reduziert wird. Bewahren Sie die Entkopplungskappen auf derselben Schicht wie den IC auf oder verwenden Sie sehr kurze, breite Via-Verbindungen.
• Antiresonanz zwischen parallelen Kappen. Zwei parallele Kappen mit unterschiedlichen Werten können eine hochohmige Spitze zwischen ihren SRFs erzeugen. Eine Simulation oder ein sorgfältiger Werteabstand ist unerlässlich.
• Unter der Annahme, dass Keramikverschlüsse ihren Wert beibehalten. Eine 100 nF X7R-Kappe mit einer Vorspannung von 1,0 V DC in einem 0402-Gehäuse kann tatsächlich 60—70 nF betragen. Prüfen Sie die DC-Vorspannungskurven des Herstellers.

Versuch es

Geben Sie Ihre Kondensatorwerte, ESR, ESL und Zielimpedanz in den Rechner ein und sehen Sie sofort den SRF, die Impedanz bei Ihrer gewünschten Frequenz, den effektiven Bypass-Bereich und die Anzahl der tatsächlich benötigten Caps. [Öffnen Sie den Decoupling Capacitor Selection Calculator] (https://rftools.io/calculators/pcb/decoupling-capacitor/) und machen Sie das Rätselraten bei Ihrem nächsten PDN-Design zum Kinderspiel.