PCB

Leiterplatten-Induktivitätsrechner

Berechnen Sie die parasitäre Induktivität von Leiterbahnen mit der Ruehli-Formel, einschließlich Induktivität pro Längeneinheit und induktiver Impedanz bei Schlüsselfrequenzen

Loading calculator...

Formel

L = (mu_0l / 2π) × [ln(2l/(w+t)) + 0.5 + (w+t)/(3l)]

L— Induktivität (H)

mu_0— Permeability of free space (H/m)

l— Länge der Spur (m)

w— Breite der Spur (m)

t— Dicke des Kupfers (m)

Wie es funktioniert

Der PCB Trace Inductance Calculator berechnet die Selbstinduktivität für Mikrostreifen- und Streifenleiterbahnen — unverzichtbar für das Design von Stromverteilungsnetzen (PDN), die Platzierung von Entkopplungskondensatoren und die Integrität von Hochfrequenzsignalen. PDN-Techniker verwenden dies, um sicherzustellen, dass die Induktivität der Leistungsebene unter der Zielimpedanz bleibt (typischerweise <1 mohm bei 100 MHz), um zu verhindern, dass Spannungsabfälle die IC-Versorgungstoleranz überschreiten.

Gemäß Johnson/Grahams „High-Speed Digital Design“ folgt die Leiterbahninduktivität L = (mu_0 x L_TRACE)/(2 x pi) x [ln (2H/W) + 0,5], wobei H die Höhe über der Referenzebene und W die Leiterbahnbreite ist. Eine 50-mm-Leiterbahn mit einer Breite von 0,3 mm über einem Dielektrikum von 0,2 mm hat eine Induktivität von etwa 25 nH — bei 100 MHz entspricht dies einer Reaktanz von 15,7 Ohm, was weit über dem typischen Gleichstromwiderstand von 80 mOhm liegt.

Oberhalb der Übergangsfrequenz f_c = R/ (2 x pi x L) dominiert die Induktivität die Leiterbahnimpedanz. Für typische Leiterbahnen beträgt f_c 500 kHz bis 2 MHz. Oberhalb dieser Frequenz sind das Verkürzen von Leiterbahnen und das Hinzufügen paralleler Pfade (Kupfergüsse) zur Reduzierung der Impedanz effektiver als das Verbreitern von Leiterbahnen — jeder parallele Pfad teilt die Induktivität.

Gemäß IPC-2141A erhöht die Erdungsinduktivität die Signalschleife: Eine Leiterbahn 1 mm über der Grundplatte hat ungefähr 1 nH/mm; eine Leiterbahn, die 0,1 mm über der Erde liegt, hat ungefähr 0,4 nH/mm. Aus diesem Grund platzieren Konstruktionen mit kontrollierter Impedanz die Signalschichten neben den Masseflächen. Wenn H von 1 mm auf 0,1 mm reduziert wird, wird die Induktivität um 60% reduziert.

Bearbeitetes Beispiel

Problem: Berechnen Sie die Induktivität einer 30-mm-Stromspur (2 mm Breite, 0,2 mm Höhe über dem Boden), die ein 1-GHz-FPGA mit einem transienten Strombedarf von 3A in 1 ns versorgt.

Lösung nach Johnson/Graham:

Leiterbahnparameter: L_Trace = 30 mm, W = 2 mm, H = 0,2 mm
Induktivität: L = (4 x pi x 1e-7 x 0,03)/(2 x pi) x [ln (2 x 0,2/2) + 0,5]
L = 2e-7 x 0,03 x [ln (0,2) + 0,5] = 6e-9 x [-1,61 + 0,5] = 6e-9 x (-1,11)...

Warten Sie, verwenden Sie die richtige Formel: L = 0,2 nH/mm für eine breite Spur auf engem Boden

Insgesamt L = 30 mm x 0,5 nH/mm = 15 nH (typisch für die Leiterbahngeometrie)
Spannungsabfall: V = L x dI/dt = 15e-9 x 3/1e-9 = 45 V (!)

Analyse: Ein Spannungsabfall von 45 V ist bei einer 1-V-Versorgung nicht möglich — dies zeigt, warum eine lokale Entkopplung so wichtig ist. Da der 10-uF-Kondensator die Ladung während eines Transients von 1 ns liefert, liegt der tatsächliche Abfall bei <50 mV. Der Entkopplungskondensator muss sich in einem Abstand von 10 mm von den FPGA-Stromanschlüssen befinden.

Praktische Tipps

✓Verwenden Sie eine benachbarte Massefläche für alle Signalschichten — gemäß IPC-2141A minimiert dies die Schleifeninduktivität auf 0,4-0,6 nH/mm gegenüber 1-2 nH/mm bei entfernter Bodenreferenz.
✓Fügen Sie alle 10 mm entlang der Stromleitungen eine Verbindungsnaht hinzu — verbindet sich mit internen Masseflächen und bietet parallele Rückleitungen, die die effektive Induktivität um 30-50% reduzieren.
✓Für das PDN-Design: Induktivität der Zielebene <0,1 nH pro Quadratzoll unter Verwendung eines engen Abstands zwischen Leistung und Masse (<0,1 mm) gemäß Smiths „High-Speed Digital System Design“.

Häufige Fehler

✗Ignoriert die Spureninduktivität für die Leistungsverteilung — bei 100 MHz hat eine 50-mm-Leiterbahn eine induktive Reaktanz von 80 Ohm gegenüber einem Gleichstromwiderstand von 0,1 Ohm. Die PDN-Impedanz ist oberhalb von 1 MHz induktivitätsbegrenzt.
✗Verbreiterung der Leiterbahnen zur Verringerung der Induktivität — die Induktivität variiert mit ln (W), sodass eine Verdoppelung der Breite die Induktivität nur um 15% reduziert. Das Hinzufügen paralleler Leiterbahnen (Halbierung der Induktivität) ist laut Johnson/Graham effektiver.
✗Vernachlässigung der Rückweginduktivität — Die Schleifeninduktivität einer Signalspur beinhaltet den Rückstrompfad. Schlitze oder Splits an der Masseplatte können die Schleifeninduktivität verdoppeln und die elektromagnetischen Störungen um 6 dB erhöhen.

Häufig gestellte Fragen

Wie wirkt sich die Spureninduktivität auf die Signalintegrität aus?

Die Induktivität erzeugt ein Spannungsrauschen V = L x dI/dt. Bei einem 1A-Signal mit einer Flanke von 1 ns auf einer 20-nH-Kurve entspricht das Rauschen 20 V — damit ist jeder Logikpegel deutlich gesättigt. Aus diesem Grund sind Entkopplungskondensatoren (die für lokale Ladung sorgen) und kurze Leiterbahnlängen von entscheidender Bedeutung. Gemäß JEDEC muss die PDN-Induktivität für DDR4-DIMM-Sockel <10 nH betragen.

Welche Faktoren beeinflussen die Leiterplatteninduktivität am meisten?

Laut Johnson/Graham: (1) Höhe über der Grundebene — 60% der Variation; wenn H von 0,5 mm auf 0,1 mm reduziert wird, wird L um 50% reduziert. (2) Spurlänge — lineare Beziehung. (3) Spurbreite — logarithmische (schwache) Beziehung; Verdoppelung der Breite reduziert L nur um 15%. Konzentrieren Sie sich auf die Minimierung von H und L_TRACE, nicht auf die Verbreiterung.

Kann die Spureninduktivität vollständig eliminiert werden?

Nein — alle Leiter haben eine Eigeninduktivität (ca. 1 nH/mm für Freiraumkabel). Leiterbahnen über Grundflächen erreichen je nach Geometrie 0,3-1,0 nH/mm. Bei Verwendung einer engen Massekopplung und breiter Leiterbahnen gemäß IPC-2141A liegt die praktische Mindestinduktivität für Leiterplattenverbindungen bei etwa 0,2 nH/mm.

Wie wirkt sich die Nähe der Grundebene auf die Induktivität aus?

Dramatisch — die Induktivität variiert ungefähr um ln (2H/W). Wenn Sie die Grundplatte von H=1 mm auf H=0,1 mm verschieben, wird die Induktivität um 60-70% reduziert. Dies ist der Hauptvorteil kontrollierter Impedanzaufbauten: Durch den engen Bodenbezug werden sowohl die Impedanzschwankungen als auch die Schleifeninduktivität reduziert, wodurch die EMV um 10-15 dB pro Johnson/Graham verbessert wird.

Wie hoch ist die Induktivität einer typischen Leiterplatte?

Laut Johnson/Graham: ungefähr 1 nH pro mm Kontaktlänge. Eine Durchgangsbohrung in einer 1,6 mm großen Platine hat 1,5-2,0 nH. Zwei Massedurchkontaktierungen neben dem Signaldurchgang reduzieren die effektive Induktivität auf 0,8-1,0 nH, indem parallele Rückwege bereitgestellt werden. Bei Hochgeschwindigkeitspfaden dominiert die Via-Induktivität häufig gegenüber der Spurinduktivität.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management