Skip to content
RFrftools.io

PCB-Schichtaufbau-Builder

Bauen Sie Ihre Platine Schicht für Schicht auf und berechnen Sie die kontrollierte Impedanz für jede Leiterbahn — Microstrip, Stripline, Differenzpaare oder Koplanare Wellenleiter.

⠇⠇SMSoldermask (top)
mm
⠇⠇CuL1 — Signal
⠇⠇PPPrepreg
mm
⠇⠇CuL2 — Ground
⠇⠇CoreCore — FR4
mm
⠇⠇CuL3 — Power
⠇⠇PPPrepreg
mm
⠇⠇CuL4 — Signal
⠇⠇SMSoldermask (bottom)
mm
1.555 mm0.0250Soldermask (top)1 ozL1 — Signal0.100Prepreg0.5 ozL2 — Ground1.200Core — FR40.5 ozL3 — Power0.100Prepreg1 ozL4 — Signal0.0250Soldermask (bottom)

Trace Specification

Results

Configure trace parameters and run the calculation to see results.

Wie kontrollierte Impedanz funktioniert

Ein PCB-Stapel definiert jede Schicht Ihrer Platine — Kupfer, Dielektrikum und Lötmaske — und steuert die elektrische Umgebung, durch die Signale übertragen werden. Wenn sich ein Hochgeschwindigkeits- oder HF-Signal entlang einer Leiterbahn ausbreitet, verhält es sich wie eine Übertragungsleitung: Sie hat eine charakteristische Impedanz Z, die ausschließlich von der Geometrie und den Materialeigenschaften um sie herum bestimmt wird. Die vier wichtigsten Parameter, die für die Einstellung von ZΦ verwendet werden, sind: • Leiterbahnbreite (W) — breitere Leiterbahnen, niedrigere Impedanz • Dielektrische Höhe (H) — der Abstand zur nächsten Referenzebene; ein größeres H erhöht die Impedanz • Leiterdicke (T) — dickeres Kupfer senkt die Impedanz durch die effektive Breitenkorrektur geringfügig • Relative Dielektrizitätskonstante (□) — je höher der Wert, desto niedriger ist sowohl Zals auch die Ausbreitungsgeschwindigkeit Bei einem Mikrostreifen (äußere Schicht, Leiterbahn auf der Oberseite) befindet sich das Feld teilweise im Dielektrikum und teilweise in der darüber liegenden Luft, sodass ein effektives zwischen 1 und dem Substratwert liegt. Bei einer Streifenleitung (innere Schicht, vollständig vergraben) befindet sich das Feld vollständig innerhalb des Dielektrikums, sodass δ_eff dem Volumenwert entspricht und die Ausbreitungsverzögerung höher ist. Bei FR4 handelt es sich nicht um eine Konstante — aufgrund der Feuchtigkeitsabsorption und des Djordjevic-Sarkar-Dispersionsmodells reicht es von ~4,6 bei 1 MHz bis ~4,2 bei 5 GHz. Rogers-Materialien wie RO4350B sind auf 3,48 ±0,05 von 1—10 GHz spezifiziert, weshalb sie oberhalb von 2 GHz bevorzugt werden. Es folgt eine Ausbreitungsverzögerung (t_pd): t_pd = √δ_eff/c≈ 6,2 ps/mm für Standard-FR4-Mikrostreifen bei 50 Ω. Bei DDR4 mit 1,6 GT/s führt eine Abweichung von 10 mm in der Länge zu einer Verschiebung von ~62 ps — deutlich im Vergleich zur Benutzeroberfläche von ~312 ps. Die kontrollierte Impedanz ist auf der Fertigungszeichnung als Hinweis angegeben (z. B. „50 Ω ± 10% bei L1/L4 per IPC-2141A“) und vom Hersteller auf einem Coupon gemessen. Der JLC-Standard mit 4 Schichten erreicht ± 10%; fortschrittliche Verfahren erreichen ± 5%.

Arbeitsbeispiel

Aufgabe
Sie entwickeln ein 2,4 GHz WiFi-Frontend auf einer JLC Standard-4-Lagen-Platine (1,6 mm gesamt, FR4, 1 oz Außenkupfer). Die HF-Leiterbahn auf L1 muss 50 Ω haben. Welche Leiterbahnbreite benötigen Sie?
Lösung
Das JLC Standard-4-Lagen verwendet 0,1 mm Prepreg zwischen L1 und L2. L2 ist die Massereferenz. Das Kupfergewicht beträgt 1 oz (34,8 µm).

Für Microstrip auf FR4 mit H = 0,100 mm, T = 0,035 mm, εᵣ = 4,5 ergibt die Hammerstad-Jensen-Formel Z₀ ≈ 44 Ω bei W = 0,200 mm. Mit der Solve-Funktion und Ziel-Z₀ = 50 Ω → gelöste Breite ≈ 0,158 mm (εᵣ_eff ≈ 3,39).

Ausbreitungsverzögerung: t_pd = √3,39 / 299,8 ≈ 6,13 ps/mm. Eine 25 mm Antennenspeiseleitung fügt ~153 ps hinzu.

Fertigungshinweis: “L1/L4 Microstrip: W = 0,16 mm, Z₀ = 50 Ω ±10%, gemäß IPC-2141A. Über soliden L2/L3-Masseflächen routen.”

Praktische Tipps

  • ✓Bestätigen Sie vor dem Entwerfen immer den tatsächlichen Lagenaufbau Ihrer Fabrik. JLC, PCBWay und OSHpark veröffentlichen jeweils ihre exakten dielektrischen Dicken und μ-Werte — gehen Sie nicht von generischen FR4-Zahlen aus.
  • ✓Verwenden Sie 1 Unze Kupfer auf den Signallagen für eine engere Impedanzkontrolle. 2 Unzen erhöhen die effektive Leiterbahnbreite und verschieben Zum 3—5 Ω für eine bestimmte Layoutbreite.
  • ✓Verlegen Sie impedanzkontrollierte Leiterbahnen über durchgehende Referenzebenen. Alle Schlitze, Aussparungen oder Kontaktflächen in der Referenzebene direkt unter der Leiterbahn stören den Rückstrompfad und verringern die Impedanz um 10— 30%.
  • ✓Fügen Sie einen Abstand von 3 mm um die impedanzkontrollierten Spuren im Kupfergussschutz ein. Ein benachbarter Kupfereinbruch, der das gleiche Potenzial wie die Referenzebene hat, kann als Bodenabschirmung dienen — nützlich für CPWG.
  • ✓Halten Sie bei differentiellen Paaren (USB, PCIe, HDMI, Ethernet) den Leiterbahnabstand auf der gesamten Route konstant — auch an Vias und Anschlüssen. Selbst ein kurzes Segment mit größerem Abstand erhöht den Zdiff und verringert die Rückflussdämpfung.
  • ✓Verwenden Sie bei GHz-Frequenzen FR4-HF-, Isola I-Speed- oder Rogers-Materialien. Die standardmäßige FR4-Verlusttangente (tan δ≈ 0,020) verursacht eine Dämpfung von 0,5—1,5 dB/cm bei 5 GHz — signifikant für längere Spuren.
  • ✓Legen Sie Ihrem Gerber-Paket immer eine Note mit kontrollierter Impedanz und einen Impedanzgutschein bei. Ohne einen Gutschein kann die Fabrik die Konformität nicht überprüfen, und Sie haben keine Rückverfolgbarkeit, falls Fehler auftreten.
  • ✓Prüfen Sie den Lötmaskeneffekt: Eine 25-µm-Lötmaskenschicht über einem Mikrostreifen senkt Zum ~1—2 Ω. Verwenden Sie in diesem Tool den Modus „Embedded Microstrip“, um es präzise zu modellieren.

Häufige Fehler

  • ✗Es wird der falsche δ-Wert verwendet. FR4 wird in der Regel mit 1 MHz (δ≈ 4,6) angegeben, Sie sollten jedoch den frequenzabhängigen Wert verwenden. Bei 1 GHz sind es ~4,4; bei 5 GHz sind es ~4,2. Bei Verwendung von 4,5 bei 5 GHz kommt es zu einem Z-Fehler von ~ 3%.
  • ✗Platzieren Sie eine kontrollierte Impedanzspur auf einer inneren Schicht und verwenden Sie die symmetrische Streifenleitung, wenn die Geometrie tatsächlich asymmetrisch ist. JLC 4-Layer hat 0,1 mm Prepreg über L2 und 1,2 mm Kern darunter — verwenden Sie Asymmetric Stripline für L2.
  • ✗Vergessen wir, dass die Kupferdicke die Impedanz verändert. Beim Übergang von 0,5 Unzen zu 1 Unze äußerem Kupfer auf einem 50-Ω-Mikrostreifen ändert sich die gelöste Breite um ~15 µm — relevant, wenn eine enge Toleranz von ± 5% erforderlich ist.
  • ✗Impedanzgesteuerte Trassenführung durch Viafelder ohne Nähgrund. Jede nicht vernähte Lücke in der Referenzebene führt zu einer lokalen Impedanzdiskontinuität, die Energie zurück zur Quelle reflektiert.
  • ✗Angenommen, die Ausbreitungsverzögerung ist auf allen Ebenen gleich. Ein äußerer Mikrostreifen (δ_eff ≈ 3,4) breitet sich mit ~6,1 ps/mm aus, während sich eine symmetrische Streifenleitung (δ_eff = 4,5) mit ~7,1 ps/mm ausbreitet. Bei der Längenanpassung zwischen den Schichten muss dieser Unterschied von ~ 14% berücksichtigt werden.
  • ✗Angabe der kontrollierten Impedanz ohne Coupon. Ohne einen Testgutschein auf dem Panel kann die Fabrik Ihre Impedanz nicht per TDR überprüfen, und impedanzbedingte Produktionsausfälle können nicht diagnostiziert werden.
  • ✗Während des Entwurfs wird der Schichtstapel geändert und vergessen, die Impedanzberechnungen zu aktualisieren. Wenn Sie eine Schicht hinzufügen oder eine Kerndicke ändern, sind alle zuvor berechneten Leiterbahnbreiten nicht mehr gültig.

Häufig gestellte Fragen

Kontrollierte Impedanz bedeutet, eine Leiterbahn so zu entwerfen und herzustellen, dass sie eine bestimmte charakteristische Impedanz Zhat — typischerweise 50 Ω für HF-/Mikrowellen oder 100 Ω differentiell für digitale Schnittstellen. Bei niedrigen Frequenzen wird die Signalintegrität vom Widerstand dominiert; bei hohen Frequenzen (etwa über 100 MHz oder wenn die Leiterbahnlänge 1/10 der Signalwellenlänge überschreitet) verhält sich die Leiterbahn wie eine Übertragungsleitung. Wenn die Leiterbahnimpedanz nicht mit der Quelle und der Last übereinstimmt, wird ein Teil des Signals zurückreflektiert, was zu Klingeln, verminderter Augenöffnung und verminderter Signalintegrität führt.
Die meisten Standard-Leiterplattenfabriken (JLC, PCBWay, OSHpark) können eine kontrollierte Impedanz von ± 10% erreichen. Fortschrittliche Verfahren oder spezielle HF-Leiterplattenfabriken bieten einen Wirkungsgrad von ± 5%. Für HF-Arbeiten bei 2,4 GHz sind in der Regel ± 10% akzeptabel — eine 50-Ω-Kurve bei ± 10% ergibt 45—55 Ω, was im schlimmsten Fall zu einem VSWR von etwa 1, 22:1 führt (Rückflussdämpfung ~20 dB). Für Millimeterwellen- oder Großserienfertigung fordern Sie ± 5% an und verifizieren Sie dies mit TDR-Messgutscheinen.
Ein Mikrostreifen ist eine Spur auf der äußeren Schicht der Leiterplatte, mit Dielektrikum unten und Luft (oder Lötmaske) darüber. Da sich ein Teil des Feldes in der Luft befindet (δ= 1), ist bei gegebener Breite die effektive Permittivität niedriger und die Impedanz höher. Eine Streifenleitung ist eine Leiterbahn auf einer inneren Schicht, die vollständig von dielektrischem Material umgeben ist. Das gesamte Feld befindet sich im Dielektrikum, was zu einem höheren effektiven μ, einer langsameren Ausbreitung und einer stärkeren Dämpfung führt. Stripline bietet eine bessere Isolierung und Abschirmung vor externen Störungen; Microstrip ist einfacher herzustellen und zu diagnostizieren.
CPWG platziert geschliffenes Kupfer auf beiden Seiten, zusätzlich zur darunter liegenden Massefläche, koplanar zur Leiterbahn. Diese Kombination ermöglicht eine enge Impedanzkontrolle mit einem dickeren Substrat (nützlich, wenn die Referenzebene weit entfernt sein muss) und sorgt für eine seitliche Abschirmung. Sie wird häufig bei HF-Leiterplattendesigns verwendet, bei denen die Massereferenzebene mehr als 0,3 mm entfernt ist, oder für Übergänge an Steckverbindern und Chippads, bei denen eine klar definierte Massereferenz in der Nähe des Signals erforderlich ist. Der koplanare Spaltabstand g ist neben der Leiterbahnbreite ein zusätzlicher Einstellparameter.
Der Standard-FR4 hat bei 1 MHz einen Wert von δ≈ 4,5—4,7 und fällt bei 1 GHz auf etwa 4,2—4,4 und bei 5 GHz auf 4,0—4,2. Dies wird durch die Djordjevic-Sarkar-Dispersionsgleichung modelliert. Die Variation wird durch die Relaxation der Epoxid-Polymer-Dipole bei höheren Frequenzen verursacht. Dieses Tool wendet dieses Streuungsmodell an, wenn Sie eine Frequenz in das Feld „Frequenz (GHz)“ eingeben — die angezeigten δ-Werte sind frequenzkorrigiert. Verwenden Sie für Designs über 2 GHz gemessene Datenblattwerte oder wählen Sie verlustarme Laminate (Rogers, Isola I-Speed) mit einem genau spezifizierten μ.
Bei einer symmetrischen Streifenleitung ist die Leiterbahn genau zwischen zwei Referenzebenen zentriert, wobei die dielektrische Höhe oben und unten gleich ist. Die Formel ist einfach und die Impedanz ist gleich, unabhängig davon, ob Sie die Platine drehen. Die asymmetrische Streifenleitung weist ungleiche Höhen über und unter der Leiterbahn auf. Dies ist in der Praxis häufig der Fall für innere Schichten: Auf einer 4-lagigen Platine befindet sich L2 0,1 mm unter L1 (dem Prepreg) und 1,2 mm über L3 (dem Kern), wodurch es stark asymmetrisch ist. Wählen Sie für asymmetrische Geometrien mit Höhenverhältnissen über 2:1 immer „Asymmetrische Streifenlinie“ aus — in solchen Fällen überschätzt die symmetrische Formel Zum 10— 25%.
Ausbreitungsverzögerung t_pd = √δ_eff/c♦, wobei cφ = 299,8 mm/ns. Für einen 50-Ω-FR4-Mikrostreifen (δ_eff ≈ 3,4) ist t_pd ≈ 6,1 ps/mm. Für eine Streifenleitung (δ_eff = 4,5) gilt t_pd ≈ 7,1 ps/mm. DDR4 mit 3200 MT/s hat ein Einheitsintervall von 312 ps; PCIe Gen 3 erfordert einen Versatz von weniger als ±20 ps innerhalb eines Differentialpaars. Eine Nichtübereinstimmung der Leiterbahnlänge von 10 mm auf dem FR4-Mikrostreifen führt zu einer Verschiebung von ~61 ps — genug, um DDR4-Timing-Margen zu überschreiten. Der Wert „Übertragungsverzögerung“ in diesem Tool wird für die aktuelle Geometrie angezeigt und kann direkt mit Ihrer Schnittstellenspezifikation verglichen werden.
Die Hammerstad-Jensen-Formel für Mikrostreifen in geschlossener Form hat eine Genauigkeit von ±1— 2% für typische Leiterplattengeometrien (0,1 ≤ W/H ≤ 10, T/H < 0,2). Die Stripline-Formeln sind auf ± 1,5% genau. Bei extremen W/H-Verhältnissen (sehr schmale oder sehr breite Leiterbahnen), an Übergängen oder in der Nähe von Verbindungsstellen und Kupferabschlüssen nehmen die Fehler zu. Bei Designs, bei denen die Impedanztoleranz entscheidend ist (± 3% oder enger), ergänzen Sie diese Berechnungen mit einer 2,5D- oder 3D-EM-Simulation (z. B. HyperLynx, CST oder OpenEMS). Für Standardarbeiten mit einer Werkstoleranz von ± 10% ist Hammerstad-Jensen völlig ausreichend.
Ja, aber die Via ist eine Diskontinuität. Ein Durchgangsloch hat einen kapazitiven Stummel (das unbenutzte untere Gehäuse) und einen induktiven Abschnitt, die die Impedanz lokal verschieben. Bei Frequenzen unter ~1 GHz ist dies bei Standard-Durchkontaktierungen in der Regel akzeptabel. Oberhalb von 1 GHz sollten Via-in-Pad-Durchkontaktierungen, hintergebohrte Durchkontaktierungen (mit kontrollierter Tiefe) oder Mikrodurchkontaktierungen auf HDI-Platinen verwendet werden, um den Stub zu minimieren. Stellen Sie außerdem sicher, dass die Referenzebene der Signalspur auf der Zielschicht folgt. Wenn L1 L2 als Masse verwendet, sollte nach dem Übergang zu L3 die Referenz L2 oder L4 sein, wobei Via-Stitches in der Nähe sind, um einen Rückweg mit niedriger Impedanz zu gewährleisten.
Der Leiterverlust (Hauteffekt) und der dielektrische Verlust bestimmen zusammen die Gesamtdämpfung. Für einen 50 Ω 1 oz Kupfer-Mikrostreifen auf Standard-FR4 bei üblichen Frequenzen: bei 1 GHz ≈ 0,10—0,15 dB/cm; bei 2,4 GHz ≈ 0,20—0,30 dB/cm; bei 5 GHz ≈ 0,40—0,60 dB/cm. Bei einer WLAN-Spur von 10 cm bei 5 GHz kann es zu einem Verlust von 4—6 dB kommen — das ist vor Ihrem LNA sinnvoll. Geben Sie in diesem Tool eine Frequenz in das Feld „Frequenz (GHz)“ ein, um die Leiter- und dielektrische Dämpfung getrennt für Ihre spezifische Geometrie und Ihr Material zu berechnen.