Cómo elegir el condensador de desacoplamiento correcto: SRF, ESL y las matemáticas detrás de las redes de derivación

Por qué el desacoplamiento no es tan simple como «darle una bofetada de 100 nF»

Todos los ingenieros han escuchado la regla general: coloque un condensador de 100 nF al lado de cada pin de alimentación del circuito integrado. Funciona, hasta que deja de funcionar. Cuando su FPGA consume corrientes transitorias de 20 A a 500 MHz, o su ADC emite un tono espurio que se remonta a emitir ruido a 800 MHz, ese límite solitario de 100 nF ya no es suficiente. Para entender *por qué* es necesario analizar tres parámetros parasitarios que la mayoría de las hojas de datos ocultan en letra pequeña: la ESR, el ESL y la frecuencia de autorresonancia que generan.

El modelo real de un condensador

Un condensador físico no es una capacitancia pura. Es un circuito RLC en serie:

donde$C$es la capacitancia nominal,$L$es la inductancia en serie equivalente (ESL) y$R$es la resistencia en serie equivalente (ESR). A bajas frecuencias predomina la reactancia capacitiva$X_C = 1/(2\pi f C)$. A altas frecuencias, la reactancia inductiva$X_L = 2\pi f L$prevalece. Justo en el medio, las dos se cancelan y queda la ESR, la impedancia más baja que pueda presentar el condensador. Ese punto de cruce es la frecuencia autorresonante (SRF) :Por debajo del SRF, la pieza se comporta como un condensador. Por encima, se comporta como un inductor. Este es el concepto más importante en el diseño de desacoplamiento: un condensador solo se desacopla eficazmente en una banda alrededor de su SRF.

Los parámetros clave y lo que significan para su PDN

Su red de distribución de energía (PDN) tiene una impedancia objetivo, que a menudo se deriva de:

Para un raíl de 1,0 V que suministra a una FPGA transitorios de 5 A y un rendimiento de ondulación del 3%, eso es$Z_{\text{target}} = 1.0 \times 0.03 / 5 = 6\,\text{m}\Omega$. Es un número difícil de alcanzar y hay que mantenerlo en todo el ancho de banda de interés.

Aquí es donde la ESR y el ESL son importantes:

• La ESR establece el piso de impedancia en el SRF. Un MLCC típico de 100 nF 0402 puede tener una ESR de 10 a 50 mΩ. Si la impedancia objetivo es de 6 mΩ, una sola tapa no puede funcionar.
• ESL determina la rapidez con la que la impedancia se eleva por encima del SRF. Un paquete 0402 puede tener 0,5 nH de ESL; un 0201 puede tener 0,3 nH. Un ESL más bajo hace que el rango de derivación efectivo aumente en frecuencia.

Ejemplo resuelto: evitar un raíl FPGA de 1,0 V

Repasemos un escenario real. Tenemos que mantener$Z_{\text{PDN}} < 6\,\text{m}\Omega$hasta 500 MHz.

Paso 1: Elige un condensador. Seleccionamos un MLCC X7R 0402 de 100 nF con ESR = 20 mΩ y ESL = 0,5 nH. Paso 2: Encuentra el SRF. Conectando:$f_{\text{SRF}} \approx 22.5\,\text{MHz}$. A esta frecuencia, la impedancia es igual a la ESR: 20 mΩ. Paso 3: comprueba la impedancia a 500 MHz. Muy por encima del SRF, la impedancia está dominada por el ESL:Eso es 260 veces nuestro objetivo. El límite de 100 nF es prácticamente invisible a 500 MHz. Paso 4: Añada un límite de frecuencia más alta. Un límite de 1 nF 0201 con ESR = 50 mΩ y ESL = 0,3 nH proporciona:A 500 MHz, su impedancia es aproximadamente$2\pi \times 500 \times 10^6 \times 0.3 \times 10^{-9} \approx 0.94\,\Omega$, lo que sigue siendo demasiado alta para un solo límite, pero ahora estamos en el entorno de frecuencias correcto. Paso 5: condensadores paralelos. Al colocar los condensadores idénticos$N$en paralelo, se divide la impedancia por$N$. Para alcanzar los 6 mΩ en el SRF del límite de 100 nF (donde es$Z = 20\,\text{m}\Omega$), necesitamos:Para el rango de 500 MHz, necesitamos un banco separado de límites de 1 nF (o incluso valores más pequeños) dirigidos a esa banda. Esta es la razón por la que los diseños de PDN reales utilizan valores de condensadores múltiples, cada uno de los cuales cubre una década de frecuencia diferente.

El rango de derivación efectivo

Un concepto útil es el rango de frecuencia en el que un condensador mantiene la impedancia por debajo de su objetivo. El límite superior de este rango se puede estimar encontrando la frecuencia donde$X_L = Z_{\text{target}}$:

Para nuestro tapón de 100 nF con ESL de 0,5 nH y un objetivo de 20 mΩ (tapón único):$f_{\text{upper}} = 0.02 / (2\pi \times 5 \times 10^{-10}) \approx 6.4\,\text{MHz}$. Esa es la frecuencia por encima del SRF en la que el tapón deja de ser útil por sí solo. Por debajo del SRF hay un límite inferior simétrico. La calculadora calcula ambos datos para usted.

Dificultades comunes

• Ignorar el ESL de las vías y trazas de PCB. El ESL de 0,5 nH de una hoja de datos es solo el paquete. Una conexión a un plano de alimentación interno puede añadir entre 0,5 y 1,0 nH, lo que reduce considerablemente el SRF. Mantenga las tapas de desacoplamiento en la misma capa que el circuito integrado o utilícelas conexiones de vía muy cortas y anchas.
• Antirresonancia entre tapas paralelas. Dos tapas de valores diferentes en paralelo pueden crear un pico de alta impedancia entre sus SRF. La simulación o un espaciado cuidadoso entre los valores son esenciales.
• Suponiendo que los tapones de cerámica mantengan su valor. Un tapón X7R de 100 nF con una polarización de 1 V DC en un paquete 0402 podría en realidad medir entre 60 y 70 nF. Compruebe las curvas de polarización de corriente continua del fabricante.

Pruébalo

Conecta los valores del condensador, la ESR, el ESL y la impedancia objetivo a la calculadora y verás al instante el SRF, la impedancia a la frecuencia de interés, el rango de derivación efectivo y el número de tapones que necesitas realmente. [Abre la calculadora de selección de condensadores de desacoplamiento] (https://rftools.io/calculators/pcb/decoupling-capacitor/) y olvídate de las conjeturas a la hora de diseñar tu próximo PDN.