Signal Integrity4 de marzo de 202612 min de lectura

Analizador de impedancia PDN: domar las resonancias de pares de planos con el desacoplamiento de algoritmos genéticos

Un riel de alimentación FPGA de 1,0 V/30 A necesita una impedancia plana de 100 kHz a 1 GHz. Las resonancias de cavidad entre los planos de alimentación y tierra crean picos de impedancia que ningún valor de condensador puede corregir por sí solo. Esta publicación explica la física de las resonancias de pares de planos y, a continuación, utiliza un algoritmo genético para encontrar la combinación óptima de condensadores de desacoplamiento.

El problema: un riel FPGA de 1.0 V que no permanecerá silencioso

Los FPGA modernos extraen 30 A o más de un riel de núcleo de 1.0 V. La impedancia objetivo es fácil de calcular:

Z_{target} = \frac{\Delta V_{allowed}}{I_{transient}} = \frac{0.05 \times 1.0}{30} = 1.67\,\text{m}\Omega

Este objetivo debe alcanzarse desde una frecuencia inferior a 100 kHz (cuando lo regula el VRM) y hasta 1 GHz (cuando se produce el desacoplamiento del paquete). En el medio, la red de distribución de energía (PDN) de la PCB funciona por sí sola, y ahí es donde se esconden las resonancias.

La placa mide 100 mm x 120 mm, es FR-4 con $\varepsilon_r = 4.3$ y $\tan\delta = 0.02$ . El par de planos alimentación-tierra tiene una separación de 0,1 mm (dieléctrico de 4 milésimas de pulgada). Veamos qué ocurre cuando lo colocamos en el analizador de impedancia PDN en [rftools.io/tools/pdn-impedance] (/tools/pdn-impedance).

Resonancias de cavidades de pares de planos

Dos planos de cobre paralelos separados por un dieléctrico delgado forman una cavidad resonante, exactamente igual que un resonador de microondas rectangular, solo que muy delgada. Las frecuencias de resonancia son:

f_{mn} = \frac{c}{2\sqrt{\varepsilon_r}} \sqrt{\left(\frac{m}{a}\right)^2 + \left(\frac{n}{b}\right)^2}

donde

a

b

son las dimensiones de la placa,

m

n

son índices de modo y

c

es la velocidad de la luz.

Para nuestra placa de 100 mm x 120 mm con $\varepsilon_r = 4.3$ :

TM a 722 MHz
TM a 602 MHz
TM a 940 MHz

En cada resonancia, la impedancia entre los planos aumenta. Si uno de estos picos supera la impedancia objetivo, la FPGA experimenta una caída de tensión a esa frecuencia, y la E/S de alta velocidad comienza a generar una EMI falsa.

El modelo de cavidad: la función de Green de Novak

El analizador utiliza el enfoque de la función de Green a partir de la formulación de Istvan Novak. La impedancia entre dos puntos del par de planos es:

Z(f) = \frac{j\omega\mu_0 d}{ab} \sum_{m=0}^{M} \sum_{n=0}^{N} \frac{\cos(k_x x_1)\cos(k_y y_1)\cos(k_x x_2)\cos(k_y y_2)}{k_x^2 + k_y^2 - k^2(1 - j\tan\delta)} \cdot \delta_m \delta_n

donde

d

es el grosor dieléctrico,

k_x = m\pi/a

k_y = n\pi/b

k = \omega\sqrt{\mu_0 \varepsilon_0 \varepsilon_r}

\delta_m

es el factor de Neumann (1 para

m=0

, 2 en caso contrario).

El punto de sonda se coloca en el centro de la placa, lo que es el peor de los casos para los modos impares y es representativo de una ubicación típica de BGA.

Por qué un valor de condensador no es suficiente

Un solo MLCC tiene una resonancia en serie (SRF) en la que su impedancia cae solo hasta su ESR:

f_{SRF} = \frac{1}{2\pi\sqrt{LC}}

Un tapón de 100 nF/0402 con un ESL de 400 pH resuena alrededor de 25 MHz. Por debajo, tiene un aspecto capacitivo y reduce la impedancia de baja frecuencia. Por encima de eso, parece inductivo y *agrega* al problema.

Para cubrir toda la banda de 100 kHz a 1 GHz, se necesita una combinación de valores de capacitores:

Valor	Paquete	SRF típico	Cobertura
100 µF	0805	~500 kHz	Transferencia de VRM
10 µF	0603	~2 MHz	Volumen de baja frecuencia
1 µF	0402	~8 MHz	Banda media
100 nF	0402	~25 MHz	Medio-alto
10 nF	0201	~80 MHz	Alta frecuencia
1 nF	0201	~250 MHz	Muy alta
100 pF	0201	~800 MHz	Casi en GHz

Pero, ¿cuántos de cada uno? Es un problema de optimización combinatoria.

El enfoque del algoritmo genético

El analizador utiliza un algoritmo genético (GA) para encontrar la combinación óptima de condensadores. Cada individuo de la población es un vector de 7 números enteros (el recuento de cada tipo de condensador) limitado a un total máximo de 30 puntos (nuestra placa tiene un espacio limitado cerca del BGA).

Función de aptitud: Para cada solución candidata, la herramienta calcula la impedancia combinada de la cavidad (combinación en paralelo de la impedancia de un par de planos con todos los condensadores en paralelo) y, a continuación, encuentra la relación más desfavorable entre

|Z_{PDN}|

Z_{target}

. El GA minimiza esta relación. Selección: Selección de torneo con

k=4

. Se sortean cuatro jugadores al azar; el que tenga la menor aptitud física (menor infracción) gana. Cruce: Cruzamiento de dos puntos en el vector genético, con reparación de la restricción: si el niño supera el límite máximo, el algoritmo recorta aleatoriamente el recuento de condensadores hasta que se cumpla la restricción. Mutación: Cada gen tiene una probabilidad de realizar el ajuste

\pm 1

, seguido también de una restricción restrictiva.

Ejecutando el optimizador

Configuramos los siguientes parámetros en la herramienta:

Tabla: 100 mm x 120 mm, $\varepsilon_r = 4.3$ , $\tan\delta = 0.02$ - Distancia entre planos: 0,1 mm
Suministro: 1,0 V, 30 A, rendimiento de ondulación del 5%
VRM: Resistencia de salida de 0,5 mΩ, inductancia de bucle de 100 nH
Rango de frecuencia: 100 kHz a 1 GHz
Condensadores de desacoplamiento máximos: 30

La GA funcionó con 400 personas a lo largo de 400 generaciones. Esto es lo que encontró el optimizador.

Perfil de impedancia

La curva roja muestra la impedancia desnuda del par de planos sin desacoplamiento: picos masivos en cada resonancia de cavidad. La curva verde muestra la PDN optimizada con los 30 condensadores colocados. La línea horizontal azul es nuestro objetivo de 1,67 mΩ.

El optimizador alcanzó el objetivo en toda la banda. La peor infracción fue de -0,5 dB *por debajo de* del objetivo, lo que significa que tenemos margen.

Mezcla optimizada de condensadores

La GA convergió en esta solución:

Tipo	Recuento	ESR	ESL	SRF
100 µF/0805	2	5 mΩ	800 pH	563 kHz
10 µF/0603	4	12 mΩ	600 pH	2,1 MHz
1 µF/0402	5	25 mΩ	450 pH	7,5 MHz
100 nF/0402	8	50 mΩ	400 pH	25 MHz
10 nF/0201	6	80 mΩ	300 pH	92 MHz
1 nF/0201	3	100 mΩ	250 pH	318 MHz
100 pF/ 0201	2	120 mΩ	200 pH	1,13 GHz

Fíjese en la distribución: la asignación más pesada (8 límites) es la de 100 nF, la piedra angular del desacoplamiento de banda media. Los valores de 10 nF y 1 µF son de 5 a 6 cada uno para cubrir las zonas de transición. Los valores extremos (100 µF y 100 pF) son solo 2 cada uno, lo suficiente como para fijar los extremos de la banda sin desperdiciar espacio en la placa.

Convergencia de GA

La aptitud física (ratio $|Z_{PDN}|/Z_{target}$ en el peor de los casos) se redujo de ~2,5 en la generación 1 a ~0,85 en la generación 150, y se estabilizó allí. Esto nos indica que la Administración General encontró una solución casi óptima mucho antes del límite de 400 generaciones. Para este tamaño de placa habría bastado con ejecutar 200 generaciones.

Perspectivas de diseño

1. El espaciado entre planos importa más de lo que piensas

Reducir el espaciado entre pares de planos de 0,2 mm a 0,1 mm prácticamente duplica la capacitancia entre planos ( $C = \varepsilon_0 \varepsilon_r A / d$ ). Esto cambia las resonancias de la cavidad y puede eliminar la necesidad de utilizar entre 2 y 3 tapas de desacoplamiento. Si el apilamiento lo permite, el espaciado reducido entre planos es la mejora más económica de la PDN.

2. ESL domina por encima de los 100 MHz

Por encima del SRF, un condensador parece inductivo. El ESL, no la capacitancia, determina el rendimiento de alta frecuencia. La preferencia del optimizador por los paquetes 0201 a altas frecuencias refleja su menor ESL (200-300 pH frente a 400-800 pH para 0402/0603).

3. No ignore la inductancia del bucle VRM

La inductancia de salida del VRM ( $L_{VRM}$ ) crea un aumento de impedancia a bajas frecuencias. Si $L_{VRM}$ es demasiado alto, ni siquiera los grandes límites masivos pueden cerrar la brecha entre el ancho de banda del VRM y la red de desacoplamiento. La herramienta lo modela como una serie RL a partir del VRM.

4. La restricción de 30 límites es realista

Con un tamaño BGA de 15 mm x 15 mm, puedes colocar entre 30 y 40 tapas de desacoplamiento dentro de un halo de 5 mm alrededor del paquete. Esta restricción obliga al optimizador a hacer concesiones inteligentes en lugar de recurrir a la fuerza bruta con cientos de tapones.

Comparando con una solución cuidadosamente seleccionada

Una regla general común es colocar 10 x 100 nF, 5 x 10 μF y 5 x 1 μF, es decir, una solución de 20 cápsulas. Al analizarlo en el analizador, se muestra que falla por encima de los 200 MHz porque no hay cobertura de alta frecuencia. Si se añaden límites de hasta 5 veces 10 nF, se corrige el rango de 200 a 500 MHz, pero la región de 500 MHz-1 GHz sigue teniendo picos de resonancia.

La solución de GA utiliza los 7 valores de límite y asigna los recuentos en función de los puntos en los que la impedancia necesita más ayuda. Ninguna regla empírica puede igualar este nivel de conocimiento del dominio de la frecuencia.

Notas prácticas

Sensibilidad del tamaño de la placa: Las placas más grandes tienen resonancias de cavidad de baja frecuencia. En una placa de servidor de 200 mm x 250 mm, es posible que la TM10 se encuentre a 290 MHz, muy por debajo de la banda de desacoplamiento. Las placas más pequeñas (50 mm x 50 mm) generan resonancias por encima de 1 GHz, lo que las hace menos problemáticas. Constante dieléctrica: Alta:

\varepsilon_r

lamina (como Rogers o Megtron) las frecuencias de resonancia más bajas. Esto suele ser beneficioso para el desacoplamiento (mayor capacitancia entre planos), pero puede sorprenderle si las resonancias se desplazan al ancho de banda de la señal. Tangente de pérdida: Un

\tan\delta

más alto amortigua los picos de resonancia. El

\tan\delta \approx 0.02

del FR-4 proporciona una amortiguación modesta. Los laminados de baja pérdida (

\tan\delta \approx 0.002

) tienen picos de resonancia más nítidos que son más difíciles de suprimir.

Conclusión

El diseño de PDN es un problema en el dominio de la frecuencia que abarca cuatro décadas. Las resonancias en cavidades de pares de planos crean picos de impedancia que el desacoplamiento colocado a mano puede pasar por alto por completo. El enfoque basado en algoritmos genéticos busca una combinación de condensadores que cubra toda la banda, respetando un presupuesto de límite realista.

Pruebe la herramienta en [rftools.io/tools/pdn-impedance] (/tools/pdn-impedance). Introduzca las dimensiones de la placa, el apilamiento y los requisitos de alimentación, y deje que el optimizador encuentre la solución de desacoplamiento.

*Herramientas relacionadas: [Impedancia de rastreo de PCB] (/calculators/pcb/pcb-trace-impedance), [Mediante impedancia] (/calculators/pcb/pcb-via-impedancia), [Condensador de desacoplamiento] (/calculadoras/pcb/condensador de desacoplamiento), [Resonancia de tapa de derivación] (/calculadoras/pcb/bypass-cap-resonance) *