適切なデカップリングコンデンサの選び方：SRF、ESL、およびバイパスネットワークの背後にある数理

デカップリングが「100 nF をかける」ほど簡単ではない理由

すべてのエンジニアは、すべての IC 電源ピンの隣に 100 nF のコンデンサを取り付けるという経験則を聞いたことがあるでしょう。動作しなくなるまでは機能します。FPGA が 500 MHz で 20 A の過渡電流を流したり、ADC に 800 MHz の電源ノイズまでさかのぼるスプリアス・トーンが流れたりすると、100 nF という単独のキャップではもはや十分ではありません。*なぜ*なのかを理解するには、ほとんどのデータシートに細字化されている、ESR、ESL、およびそれらが生成する自己共振周波数という3つの寄生パラメータを調べる必要があります。

コンデンサのリアルモデル

物理キャパシタは純粋なキャパシタンスではありません。これは直列RLC回路です。

「マスブロック_0」

ここで、「MATHINLINE_8」は公称静電容量、「MATHINLINE_9」は等価直列インダクタンス (ESL)、「MATHINLINE_10」は等価直列抵抗 (ESR) です。低周波数では、容量性リアクタンス「MATHINLINE_11」が優勢です。高周波数では、誘導リアクタンス「MATHINLINE_12」が引き継ぎます。真ん中ではこの2つが相殺され、ESR（コンデンサがこれまでで最も低いインピーダンス）が得られます。そのクロスオーバーポイントが自己共振周波数 (SRF) です。

「マスブロック_1」

SRFの下では、この部品はコンデンサのように動作します。その上では、インダクタのように動作します。これは、デカップリング設計において最も重要な概念です。コンデンサが効果的にデカップリングを行うのは、SRFの周りの帯域内だけだということです。

主なパラメータとそれらがPDNに与える影響

配電ネットワーク (PDN) には目標インピーダンスがあり、その多くは以下から導き出されます。

「MATHBLOCK_2」

5Aのトランジェントでリップルバジェットが 3% のFPGAに供給する1.0Vレールの場合、これは「MATHINLINE_13」です。これは達成するのが難しい数値であり、対象となる帯域幅全体にわたってそれを維持する必要があります。

ESR と ESL が重要なのは以下の点です。

-ESRはインピーダンスフロアをSRFに設定します。標準的な 100 nF の 0402 MLCC の ESR は 10 ～ 50 mΩ の場合があります。目標インピーダンスが6mΩの場合、1つのコンデンサでは十分ではありません。 -ESLは、インピーダンスがどれだけ早くSRFを上回るかを決定します。0402 パッケージの ESL は 0.5 nH で、0201 パッケージには 0.3 nH のESL が含まれている場合があります。ESL が低いほど、有効なバイパス範囲の周波数が高くなります。

実際に動作した例:1.0 V FPGA レールのバイパス処理

実際のシナリオを見ていきましょう。「MATHINLINE_14」は最大 500 MHz まで維持する必要があります。

ステップ1: コンデンサを選択します ここでは、ESR = 20 mΩ、ESL = 0.5 nH の 100 nF 0402 X7R MLCC を選択します。 ステップ 2: SRF を検索してください。

「マスブロック_3」

プラグスルー:「MATHINLINE_15」この周波数では、インピーダンスは ESR (20 mΩ) と等しくなります。

ステップ 3:500 MHz でインピーダンスを確認 SRF をはるかに超えると、インピーダンスは ESL によって支配されます。

「MATHBLOCK_4」

それは私たちの目標の260倍です。500 MHz では 100 nF のキャップは実質的に見えません。

ステップ 4: より高い周波数キャップを追加 ESR = 50 mΩ、ESL = 0.3 nH の 1 nF 0201 キャップを使用すると、次のようになります。

「MATHBLOCK_5」

500 MHzでのインピーダンスはおよそ「MATHINLINE_16」で、シングルキャップにはまだ高すぎますが、今は適切な周波数近傍にあります。

ステップ5: 並列コンデンサ「MATHINLINE_17」の同一のコンデンサを並列に配置すると、インピーダンスが「MATHINLINE_18」で割られます。100 nF のコンデンサの SRF (「MATHINLINE_19」) で 6 mΩ に達するには、次のものが必要です。

「MATHBLOCK_6」

500 MHz の範囲では、その帯域を対象とした 1 nF のキャップ (またはそれより小さい値) のバンクが別途必要です。これが、実際のPDN設計では複数のコンデンサ値を使用し、それぞれ異なる周波数ディケードをカバーする理由です。

有効バイパス範囲

役に立つ概念は、コンデンサがインピーダンスを目標値以下に保つ周波数範囲です。この範囲の上限は、「MATHINLINE_20」が次のようになる周波数を求めることで推定できます。

「MATHBLOCK_7」

ESL が 0.5 nH、ターゲット 20 mΩ の 100 nF キャップ (シングルキャップ) の場合:「MATHINLINE_21」。これは、SRFを超える周波数になると、キャップ自体では役に立たなくなります。SRFの下には対称的な下限があります。計算機は両方をあなたに代わって計算してくれます。

よくある落とし穴

-PCBのビアとトレースのESLを無視します。 データシートの0.5 nH ESLはパッケージのみです。内部電源プレーンにビアを接続すると、さらに 0.5～1.0 nH を追加でき、SRF を大幅に削減できます。デカップリング・キャップはICと同じ層に置いておくか、非常に短く幅の広いビア接続を使用してください。 -並列コンデンサ間の共振防止 2つの異なる値のコンデンサを並列に接続すると、SRF間に高インピーダンスのピークが生じる可能性があります。シミュレーションまたは慎重な値間隔設定が不可欠です。 -セラミック・キャップがその価値を維持していると仮定します 0402パッケージの1.0VDCバイアス以下の100nFのX7Rキャップは、実際には60～70nFになる可能性があります。製造元の DC バイアス曲線を確認してください。

試してみてください

コンデンサの値、ESR、ESL、ターゲットインピーダンスをカリキュレータに接続すると、SRF、対象周波数のインピーダンス、有効バイパス範囲、実際に必要なキャップの数がすぐにわかります。[デカップリングコンデンサ選択計算ツールを開く] (https://rftools.io/calculators/pcb/decoupling-capacitor/) で、次回の PDN 設計で当て推量に頼る必要はもうありません。