Skip to content
RFrftools.io

PCBスタックアップビルダー

基板をレイヤーごとに構築し、任意のトレースの制御インピーダンスを計算します — マイクロストリップ、ストリップライン、差動ペア、またはコプレーナ導波路。

⠇⠇SMSoldermask (top)
mm
⠇⠇CuL1 — Signal
⠇⠇PPPrepreg
mm
⠇⠇CuL2 — Ground
⠇⠇CoreCore — FR4
mm
⠇⠇CuL3 — Power
⠇⠇PPPrepreg
mm
⠇⠇CuL4 — Signal
⠇⠇SMSoldermask (bottom)
mm
1.555 mm0.0250Soldermask (top)1 ozL1 — Signal0.100Prepreg0.5 ozL2 — Ground1.200Core — FR40.5 ozL3 — Power0.100Prepreg1 ozL4 — Signal0.0250Soldermask (bottom)

Trace Specification

Results

Configure trace parameters and run the calculation to see results.

制御インピーダンスの仕組み

PCBスタックアップは、基板のすべての層（銅、誘電体、ソルダーマスク）を定義し、信号が通過する電気環境を制御します。高速信号またはRF信号が配線に沿って伝播すると、その信号は伝送線路のように振る舞います。その特性インピーダンスZは、その周囲の形状と材料特性によって完全に決定されます。 Zを設定する主なパラメータは、以下の4つです。 • トレース幅 (W) — トレースの幅が広いほどインピーダンスが低くなります。 • 誘電体の高さ (H) — 最も近い基準面までの距離。H が大きいほどインピーダンスが上がる • 導体の厚さ (T) — 銅が厚いほど、効果的な幅補正によりインピーダンスがわずかに低くなります。 • 相対誘電率 (δ) — δが大きいほど、Zと伝播速度の両方が低くなります。 マイクロストリップ (外層、上層がトレース) の場合、電界は一部が誘電体に、一部が上方の空気中に存在するため、1 と基板値の間の実効ΔΔが得られます。ストリップライン（内層、完全に埋もれている）の場合、磁場は完全に誘電体の内側にあるため、δ_eff はバルク値に等しく、伝搬遅延は大きくなります。 FR4のφは定数ではなく、吸湿とジョルジェビッチ・サーカル分散モデルにより、1 MHzで約4.6から5 GHzで約4.2までの範囲になります。RO4350B のようなロジャース材料は、1 ～ 10 GHz の範囲で 3.48 ±0.05 と規定されています。これが 2 GHz 以上で好まれる理由です。 伝搬遅延 (t_pd) は次のとおりです。50 Ω の標準 FR4 マイクロストリップの場合、t_pd = √φ_eff /c≈6.2 ps/mm。1.6 GT/s の DDR4 では、長さが 10 mm のミスマッチによって約 62 ps のスキューが発生します。これは、約 312 ps の UI に対して顕著です。 制御されたインピーダンスは製造図に注意書きとして明記され（「IPC-2141AあたりL1/L4で50Ω± 10%」など）、ファブハウスはそれをクーポンで測定します。JLC 標準の 4 層構造では ± 10%、高度なプロセスでは ± 5% に達します。

実践例

問題
JLC標準4層基板（合計1.6 mm、FR4、外層銅1 oz）で2.4 GHz WiFiフロントエンドを設計しています。L1のRFトレースは50 Ωである必要があります。必要なトレース幅は何ですか？
解答
JLC標準4層はL1とL2の間に0.1 mmのプリプレグを使用します。L2がグランド基準面です。銅の重さは1 oz（34.8 µm）です。

H = 0.100 mm、T = 0.035 mm、εᵣ = 4.5のFR4マイクロストリップに対して、Hammerstad-Jensen式はW = 0.200 mmでZ₀ ≈ 44 Ωを与えます。目標Z₀ = 50 ΩでSolve機能を使用すると → 解かれた幅 ≈ 0.158 mm（εᵣ_eff ≈ 3.39）。

伝播遅延：t_pd = √3.39 / 299.8 ≈ 6.13 ps/mm。25 mmのアンテナ給電トレースで約153 psが追加されます。

製造指示：「L1/L4マイクロストリップ：W = 0.16 mm、Z₀ = 50 Ω ±10%、IPC-2141Aに準拠。ソリッドL2/L3グランドプレーン上に配線。」

実践的なヒント

  • ✓設計する前に、必ずファブの実際のスタックアップを確認してください。JLC、PCBway、OshParkはそれぞれ正確な誘電体の厚みとδの値を公表しています。一般的なFR4の数値を想定していません。
  • ✓信号層には1オンスの銅を使用し、インピーダンスをより厳密に制御します。2オンスでは有効トレース幅が増加し、所定のレイアウト幅でZが3～5Ωだけシフトします。
  • ✓インピーダンス制御されたトレースを連続した基準面上に配線します。トレースの真下のリファレンス・プレーンにスロット、カットアウト、またはビア・アンチパッドがあると、リターン電流経路が乱れ、インピーダンスが10～ 30% 低下します。
  • ✓銅流し込み防止装置のインピーダンス制御トレースの周囲に3ミルの隙間を追加します。基準面と同じ電位で隣り合った銅流しを流し込むと、接地シールドの役割を果たすことができ、CPWGに便利です。
  • ✓差動ペア（USB、PCIe、HDMI、イーサネット）の場合は、ビアとコネクタを含むルート全体でトレース間隔を一定に保ちます。間隔の広い短いセグメントでも Zdiff が増加し、リターンロスが低下します。
  • ✓GHz 周波数では、FR4-HF、アイソラ Iスピード、またはロジャース材料を使用してください。標準的な FR4 損失タンジェント (tanδ≈0.020) では、5 GHz で 0.5 ～ 1.5 dB/cm の減衰が生じます。これは、トレースが長いほど顕著です。
  • ✓ガーバーパッケージには、必ず制御インピーダンスノートとインピーダンスクーポンを入れてください。クーポンがないと、製造工場はコンプライアンスを検証できず、障害が発生した場合のトレーサビリティーもありません。
  • ✓ソルダーマスク効果を確認します。マイクロストリップ上に25 µmのソルダーマスク層を重ねると、Zが約1〜2 Ω低下します。このツールで埋め込みマイクロストリップモードを使用すると、正確にモデル化できます。

よくある間違い

  • ✗間違ったδ値を使用しています。FR4 は通常 1 MHz (δ4.6) で指定されていますが、周波数に依存する値を使用する必要があります。1 GHz では約 4.4 で、5 GHz では約 4.2 です。5 GHz で 4.5 を使用すると、最大 3% の Z誤差が発生します。
  • ✗内層に制御されたインピーダンストレースを配置し、形状が実際には非対称である場合は対称ストリップラインを使用します。JLC 4層はL2の上に0.1 mm、コアの下には1.2 mmのプリプレグがあります。L2には非対称ストリップラインを使用してください。
  • ✗銅の厚さがインピーダンスをシフトすることを忘れています。50 Ω のマイクロストリップの外側の銅を 0.5 オンスから 1 オンスに移動すると、解析幅が約 15 µm 変化します。これは ± 5% という厳しい許容誤差が必要な場合に該当します。
  • ✗グラウンドをつなぎ合わせることなく、インピーダンス制御されたトレースをビアフィールドに通します。基準面の隙間が縫い合わないたびに、局所的なインピーダンスの不連続性が生じ、エネルギーを反射して発生源に戻ります。
  • ✗伝播遅延がすべての層で同じであると仮定します。外側のマイクロストリップ (δ_eff ≈3.4) は約6.1 ps/mmで伝播しますが、対称ストリップライン (ε_eff = 4.5) は約7.1 ps/mmで伝播します。レイヤー間の長さマッチングでは、この約 14% の差を考慮する必要があります。
  • ✗クーポンなしで制御されたインピーダンスを指定する。パネルにテストクーポンがないと、ファブはインピーダンスをTDR検証できず、生産におけるインピーダンス関連の障害を診断することもできません。
  • ✗設計の途中でレイヤースタックを変更し、インピーダンス計算の更新を忘れる。レイヤーを追加したり、コアの厚さを変更したりすると、以前に計算されたトレース幅はすべて無効になります。

よくある質問

インピーダンスを制御するということは、特定の特性インピーダンスZ（通常、RF/マイクロ波の場合は50Ω、デジタルインターフェースの場合は100Ωの差動）を持つようにPCBトレースを設計および製造することを意味します。低周波数では、シグナルインテグリティは抵抗によって支配されます。高周波（約100 MHz以上、またはトレース長が信号波長の1/10を超える場合）では、トレースは伝送線路として動作します。トレースのインピーダンスがソースと負荷と一致しない場合、信号の一部が反射してリンギングが発生し、目が開きにくくなり、シグナルインテグリティが低下します。
ほとんどの標準PCBファブ（JLC、PCBway、OshPark）は、±10％の制御インピーダンスを実現できます。高度なプロセスまたは専用の RF ボードファブでは ± 5% を実現できます。2.4 GHz での RF 処理では、通常 ± 10% でも問題ありません。± 10% で50Ωのトレースを行うと45～55Ωになり、ワーストケースのVSWRは約 1.22:1 (リターンロスは約 20 dB) になります。ミリ波または大量生産の場合は、± 5% をリクエストし、TDR 測定クーポンで検証してください。
マイクロストリップはPCBの外層にあるトレースで、その下に誘電体、上に空気（またはソルダーマスク）があります。磁界の一部は空気中にあるため (δ= 1)、与えられた幅では実効誘電率は低く、インピーダンスは高くなります。ストリップラインは、誘電体で完全に囲まれた内層のトレースです。電界全体が誘電体の中にあるため、実効δが高く、伝播が遅く、減衰が大きくなります。ストリップラインは外部からの干渉からの絶縁と遮蔽に優れており、マイクロストリップは製造と診断が簡単です。
CPWGは、その下のグランド・プレーンに加えて、トレースの両側に接地銅線を同一平面上に配置します。この組み合わせにより、より厚い基板で厳密なインピーダンス制御が可能になり（リファレンスプレーンを遠くに置く必要がある場合に便利）、横方向のシールドも可能になります。グランド・リファレンス・プレーンが0.3 mm以上離れているRF PCB設計や、信号に近い明確なグラウンド・リファレンスを必要とするコネクタやチップ・パッドの周りの遷移によく使用されます。コプレーナのギャップ距離 g は、トレース幅に加えて追加のチューニングパラメータです。
標準FR4は、1 MHzで±4.5—4.7で、1GHzで約4.2〜4.4、5GHzで約4.0〜4.2に低下します。これはジョルジェビック・サーカー分散方程式によってモデル化されます。この変動は、周波数が高くなるとエポキシ樹脂双極子が緩和されることによって生じます。このツールは、「Frequency (GHz)」フィールドに周波数を入力すると、その分散モデルを適用します。表示された δの値は周波数補正されます。2 GHz を超える設計では、データシートの測定値を使用するか、または厳密に規定された、厳密に規定された低損失ラミネート (Rogers、I-Speed) を選択してください。
対称ストリップラインは、トレースが2つの基準面のちょうど中心にあり、上下の誘電体の高さが等しい状態になっています。計算式は単純で、基板を回転させてもインピーダンスは同じです。非対称ストリップラインは、トレースの上下では高さが等しくありません。これは現実世界では内層によく見られるケースです。4層基板では、L2はL1 (プリプレグ) より0.1 mm下、L3 (コア) より1.2 mm上にあるため、非常に非対称になります。高さの比が2：1を超える非対称形状の場合は、必ず「非対称ストリップライン」を選択してください。このような場合、対称式ではZが10〜25％過大評価されます。
伝搬遅延 t_pd = √Δ_eff /c、ここで c= 299.8 mm/ns。50 Ω の FR4 マイクロストリップ (δ_eff ≈3.4) の場合、t_pd は 6.1 ps/mm です。ストリップライン (δ_eff = 4.5) の場合、t_pd ≈7.1 ps/mm。3200 MT/s の DDR4 のユニット間隔は 312 ps ですが、PCIe 第 3 世代では、差動ペア内で ±20 ps 未満のスキューが必要です。FR4 マイクロストリップで 10 mm のトレース長のミスマッチがあると、最大 61 ps のスキューが発生します。これは DDR4 のタイミングマージンを超えるほどです。このツールの「伝搬遅延」値は現在の形状で表示されており、ご使用のインターフェース仕様と直接比較できます。
ハマースタッド・ジェンセンのマイクロストリップのクローズドフォーム式は、一般的なPCB形状（0.1 ≤ W/H ≤ 10、T/H < 0.2）で±1～ 2% の精度が得られます。ストリップライン式の精度は ± 1.5% です。極端なW/H比 (非常に狭いまたは非常に広いトレース)、トランジション時、またはビアパッドや銅流入口の近くでは、誤差が大きくなります。インピーダンスの許容誤差が重要な (± 3% 以上) 設計では、これらの計算を2.5Dまたは3D EMシミュレーション (HyperLynx、CST、OpenEMSなど) で補完してください。標準的な ± 10% のファブ公差作業には、ハマースタッド・ジェンセンが十分です。
はい。ただし、ビアは連続していません。スルーホールビアには、容量性スタブ (未使用の下部バレル) と、インピーダンスを局所的にシフトする誘導セクションがあります。周波数が1GHz以下の場合、通常は標準ビアでも問題ありません。1 GHz を超える場合は、ビア・イン・パッド、バックドリル (深さを制御) したビアまたはHDIボード上のマイクロビアを使用して、スタブを最小限に抑えてください。また、リファレンス・プレーンがデスティネーション・レイヤーの信号トレースに従うようにしてください。L1がL2をグラウンドとして使用している場合、L3に遷移した後は、L2またはL4のリファレンス・プレーンにし、近くにビア・ステッチを施して低インピーダンスのリターン・パスを提供する必要があります。
導体損失 (表皮効果) と誘電損が合わさって、合計減衰量が決まります。標準FR4の50Ω1オンス銅マイクロストリップを共通周波数の場合、1 GHzで約0.10〜0.15 dB/cm、2.4GHzで0.20〜0.30 dB/cm、5GHzで0.40〜0.60 dB/cm。5 GHz での 10 cm の WiFi トレースでは、4 ～ 6 dB の損失が発生する可能性があります。これは LNA を使用する前に意味があります。このツールの「周波数 (GHz)」フィールドに周波数を入力すると、特定の形状や材質の導体減衰と誘電体の減衰量を別々に計算できます。