올바른 디커플링 커패시터를 선택하는 방법: SRF, ESL 및 바이패스 네트워크의 수학

디커플링이 “100nF를 부딪히는 것”만큼 간단하지 않은 이유

모든 엔지니어는 경험상 모든 IC 전원 핀 옆에 100nF 커패시터를 배치하는 것을 들어 보셨을 것입니다.작동하지 않을 때까지는 작동합니다.FPGA가 500MHz에서 20A의 과도 전류를 소비하거나 ADC에 800MHz에서 노이즈를 공급하기 위해 역추적되는 스퓨리어스 톤이 발생하면 100nF 캡만으로는 더 이상 충분하지 않습니다.*이유*를 이해하려면 대부분의 데이터시트에 잘 기록되어 있는 세 가지 기생 파라미터, 즉 ESR, ESL 및 이들이 생성하는 자체 공진 주파수를 살펴봐야 합니다.

커패시터의 실제 모델

물리적 커패시터는 순수한 커패시턴스가 아닙니다.직렬 RLC 회로입니다.

“매스블록_0"

여기서 “MATHINLINE_8"은 공칭 커패시턴스, “MATHINLINE_9"는 등가 직렬 인덕턴스 (ESL), “MATHINLINE_10"은 등가 직렬 저항 (ESR) 입니다.저주파에서는 용량성 리액턴스 “MATHINLINE_11"이 우세합니다.고주파에서는 유도 리액턴스 “MATHINLINE_12"가 그 역할을 합니다.중간에 두 개가 상쇄되고 ESR이 남습니다. ESR은 커패시터 역사상 가장 낮은 임피던스입니다.이 크로스오버 포인트는 자기 공진 주파수 (SRF) 입니다.

“매스블록_1”

SRF 아래에서 부품은 커패시터처럼 작동합니다.그 위에서는 인덕터처럼 작동합니다.이것이 디커플링 설계에서 가장 중요한 단일 개념입니다. 커패시터는 SRF 주변 대역에서만 효과적으로 디커플링됩니다.

주요 파라미터 및 PDN에 미치는 영향

배전 네트워크 (PDN) 의 목표 임피던스는 주로 다음과 같은 영향을 받습니다.

“매스블록_2"

5A의 과도 전류와 3% 의 리플 버짓을 가진 FPGA에 전원을 공급하는 1.0V 레일의 경우 이것이 바로 “MATHINLINE_13"입니다.이는 달성하기 어려운 수치이며 관심 있는 전체 대역폭에서 유지되어야 합니다.

ESR과 ESL이 중요한 부분은 다음과 같습니다.

• ESR은 SRF의 임피던스 플로어를 설정합니다.일반적인 100nF 0402 MLCC의 ESR은 10—50mΩ일 수 있습니다.목표 임피던스가 6mΩ인 경우 단일 캡으로는 작업을 수행할 수 없습니다.
• ESL은 임피던스가 SRF 이상으로 상승하는 속도를 결정합니다.0402 패키지의 ESL은 0.5nH일 수 있지만 0201은 0.3nH일 수 있습니다.ESL이 낮을수록 유효 바이패스 범위의 주파수가 높아집니다.

작업 예: 1.0V FPGA 레일 바이패싱

실제 시나리오를 살펴보겠습니다.“MATHINLINE_14"를 최대 500MHz까지 유지해야 합니다.

1단계: 커패시터 선택 ESR = 20mΩ, ESL = 0.5nH의 100nF 0402 X7R MLCC를 선택합니다. 2단계: SRF를 찾으세요.

“매스블록_3"

플러그인: “MATHINLINE_15".이 주파수에서 임피던스는 ESR인 20mΩ과 같습니다.

3단계: 500MHz에서 임피던스를 확인하십시오. SRF보다 훨씬 높은 임피던스는 ESL이 지배합니다.

“매스블록_4”

우리 목표의 260배입니다.500MHz에서는 100nF 캡이 기본적으로 보이지 않습니다.

4단계: 더 높은 주파수 캡을 추가하십시오. ESR이 50mΩ, ESL이 0.3nH인 1nF 0201 캡은 다음을 제공합니다.

“매스블록_5”

500MHz에서 임피던스는 대략 “MATHINLINE_16"으로, 단일 캡으로는 여전히 너무 높지만, 이제 주파수 범위가 적절합니다.

5단계: 병렬 커패시터 “MATHINLINE_17"의 동일한 커패시터를 병렬로 배치하면 임피던스를 “MATHINLINE_18"로 나눕니다.100nF 캡 (여기서 “MATHINLINE_19") 의 SRF에서 6mΩ에 도달하려면 다음이 필요합니다.

“매스블록_6"

500MHz 범위의 경우 해당 대역을 대상으로 하는 1nF 캡 (또는 더 작은 값) 의 별도 뱅크가 필요합니다.이것이 실제 PDN 설계에서 각각 다른 주파수 10년을 지원하는 다중 커패시터 값을 사용하는 이유입니다.

유효 바이패스 범위

유용한 개념은 커패시터가 임피던스를 목표 이하로 유지하는 주파수 범위입니다.이 범위의 상한은 “MATHINLINE_20"인 주파수를 구하여 추정할 수 있습니다.

“매스블록_7"

0.5nH ESL과 20mΩ 타겟 (싱글 캡) 을 갖춘 100nF 캡의 경우: “MATHINLINE_21".이 주파수가 SRF보다 높으면 캡이 그 자체로는 더 이상 유용하지 않습니다.SRF 아래에는 대칭적인 하한이 있습니다.계산기가 두 가지를 모두 자동으로 계산합니다.

일반적인 함정

• PCB 비아 및 트레이스의 ESL 무시 데이터시트의 0.5 nH ESL은 패키지 단독입니다.비아를 내부 파워 플레인으로 연결하면 0.5—1.0 nH를 더 추가할 수 있어 SRF를 크게 줄일 수 있습니다.디커플링 캡을 IC와 동일한 레이어에 두거나 매우 짧고 넓은 비아 연결을 사용하십시오.
• 병렬 캡 간의 안티 레조넌스 서로 다른 값의 캡 두 개를 병렬로 연결하면 SRF 간에 높은 임피던스 피크가 생성될 수 있습니다.시뮬레이션이나 신중한 값 간격이 필수적입니다.
• 세라믹 캡이 그 가치를 유지한다고 가정하겠습니다. 0402 패키지의 1.0V DC 바이어스 미만의 100nF X7R 캡은 실제로 60~70nF일 수 있습니다.제조업체의 DC 바이어스 곡선을 확인해 보십시오.

사용해 보세요

커패시터 값, ESR, ESL 및 목표 임피던스를 계산기에 연결하면 SRF, 관심 주파수에서의 임피던스, 유효 바이패스 범위 및 실제로 필요한 캡 수를 즉시 확인할 수 있습니다.[디커플링 커패시터 선택 계산기] (https://rftools.io/calculators/pcb/decoupling-capacitor/) 를 열고 다음 PDN 설계에서 추측에 의존하지 마세요.