시뮬레이션을 통한 FDTD: 10Gbps 신호가 스텁을 통해 싫어하는 이유

비아는 단순한 구멍이 아닙니다

100MHz에서 1.5mm FR-4 보드의 0.3mm 드릴 비아는 전기적으로 보이지 않습니다. 저항은 1ohm의 일부이고 인덕턴스는 0.5nH 정도일 수 있습니다.이 제품을 SPICE 모델에 꽂고 계속 진행하세요.하지만 10Gbps SerDes 레인을 12레이어 백플레인의 동일한 경유로를 통해 라우팅하면 이야기가 완전히 달라집니다.비아 배럴의 미사용 하단 부분인 스터브는 전송선이 단락된 스터브처럼 작동하며, 1/4파 공진으로 신호 대역에서 직접 깊은 노치를 만들 수 있습니다.

FDTD (Finite-Difference Time-Domain) 시뮬레이션은 3D 그리드에서 Maxwell의 방정식을 풀어, 패드에서의 임피던스 불연속성, 배럴 인덕턴스, 스터브 공진, 안티패드의 용량성 부하 등 비아 전이의 전체 전자기 거동을 캡처합니다.FDTD S-파라미터 시뮬레이터 도구를 사용하면 전체 3D EM 솔버 라이선스 없이도 브라우저에서 몇 초 만에 이 작업을 실행할 수 있습니다.

시뮬레이션 설정

10Gbps 신호를 전달하는 표준 1.5mm FR-4 PCB에서 스루비아를 모델링하기 위한 정확한 파라미터는 다음과 같습니다.

이러한 선택에 대한 몇 가지 참고 사항3.0mm 트레이스 폭은 1oz 구리를 사용하는 1.5mm FR-4에서 50Ω에 적합합니다 (마이크로스트립 임피던스 계산기로 확인).5:1 (깊이 1.5mm, 드릴 0.3mm) 의 비아 종횡비는 보통 수준입니다. 대부분의 PCB 제조업체는 표준 드릴 비트의 경우 8:1, 레이저 어시스트 기능을 사용하는 경우 12:1 에 만족합니다.4GHz 스팬의 2.4GHz 중심 주파수는 DC에서 4.4GHz까지 커버하며, 이 주파수는 10Gbps NRZ 신호 (5GHz) 의 나이퀴스트 주파수와 이 지오메트리의 경우 약 3.8GHz에 달하는 첫 번째 스터브 공진을 모두 캡처합니다.

FDTD 엔진이 하는 일

실행을 클릭하면 시뮬레이터가 비아 지오메트리를 Yee 그리드 (Yee Grid) 로 분리합니다. Yee 그리드는 전기장 및 자기장 구성 요소가 시공간 측면에서 반 셀만큼 상쇄되는 지그재그형 3D 메시입니다.포트 1 (마이크로스트립 피드 엔드) 에 가우스 펄스가 주입되고, 에너지가 감소할 때까지 포트 1 (반사) 과 포트 2 (전송) 에 시간 영역 필드가 기록됩니다.S-파라미터는 푸리에 변환의 비율에서 비롯됩니다.

“매스블록_0"

일반 메시 밀도는 중심 주파수에서 파장당 약 10개의 셀을 사용하며, 이는 1차 통과 평가에 적합합니다.미세 메쉬는 셀 수를 8배 늘리고 그에 비례하여 더 오래 걸리지만 비아 배럴 직경이 메쉬 셀 크기의 3배 미만일 때 필요합니다.

S11 및 S21 결과 해석

1.5mm FR-4에서 백 드릴링을 사용하지 않는 관통 비아의 경우 출력 플롯에서 다음과 같은 결과를 볼 수 있습니다.

S21 (삽입 손실) : DC에서 최대 약 2GHz까지 0dB에 가까운 평탄한 상태에서 점진적 롤오프가 이루어지며 약 3.8GHz에서 날카로운 노치가 -15 ~ -20dB까지 떨어집니다.이것이 바로 스터브 공진입니다. S11 (반사 손실) : 저주파에서는 −20dB 미만이고, 스터브 공진 주파수 근처에서는 -10 ~ -15dB까지 상승하다가, 비아 임피던스가 우연히 재일치함에 따라 고주파수에서는 다시 개선됩니다.

스텁 공진 주파수가 임계값입니다.신호가 최상위 레이어로 들어와 (10레이어 보드의) 레이어 3에서 나가는 스루-비아의 경우 스터브는 레이어 3 아래의 배럴 부분을 말합니다.공진 주파수는 다음과 같습니다.

“매스블록_1"

여기서 “MATHINLINE_2"는 유전체의 전파 속도이고 “MATHINLINE_3"은 물리적 스터브 길이입니다.FR-4 (εr = 4.4) 의 경우: “MATHINLINE_4"m/s. 1.0mm 스터브는 35.7GHz에서 공진하므로 10Gbps의 경우 무해합니다.1.5mm 스텁 (신호는 레이어 1에서 빠져나가고 백드릴된 신호는 없음) 은 23.8GHz에서 공진하는데, 여전히 나이퀴스트보다 높지만 4.7배에 불과합니다.10GHz 범위에서 시뮬레이션을 실행하면 8GHz만큼 노치가 늘어나는 것을 볼 수 있습니다.

비아 드릴 직경의 영향

이제 비아 직경 파라미터를 0.3mm에서 0.5mm로 변경하고 다시 실행하십시오.다음 사항을 준수해야 합니다.

• 스터브 공진 주파수가 약간 낮게 이동합니다 (배럴이 클수록 커패시턴스가 커져 주파수가 낮아짐)
• S21 저주파에서의 삽입 손실은 패드 커패시턴스 증가로 인해 약간 악화됨
• DC에서 1GHz까지의 S11은 안티패드 커패시턴스가 클수록 트레이스 임피던스와 일치하지 않기 때문에 2~4dB 성능이 저하됩니다.

이는 SI의 경험적 법칙을 확인해 줍니다. 고속 신호의 경우 비아 드릴 직경을 최소화해야 종횡비 목표에 도달할 뿐만 아니라 로컬 임피던스를 낮추는 비아 커패시턴스를 줄일 수 있습니다.1.5mm FR-4의 0.3mm 드릴의 경우 비아 임피던스는 대략 35—40Ω, 즉 50Ω 시스템 임피던스보다 이미 10—15Ω 낮습니다.일부 설계에서는 안티패드 직경을 줄여 커패시턴스를 줄임으로써 이를 보완합니다.

백 드릴링을 해야 하는 경우

백 드릴링은 보드 반대쪽에서 카운터보링하여 스터브를 제거하고 짧은 스터브 잔여만 남게 됩니다 (일반적으로 드릴-레이어 간 간격 0.1—0.2mm).이로 인해 패널당 150~300달러의 비용이 추가될 것으로 예상되지만 신호 대역에서 노치가 완전히 사라진다는 점에서 획기적인 개선이 이루어졌습니다.

경험상의 법칙은 간단합니다. Via Stub Resonance 계산기의 스텁 공진이 신호 나이퀴스트 주파수의 2배 이내이면 백드릴을 사용하세요.10Gbps NRZ (5GHz 나이퀴스트) 의 경우 10GHz 미만으로 공진하는 모든 스터브를 백드릴링하십시오.25Gbps PAM4의 경우 이 임계값은 25GHz입니다. 즉, 백플레인 설계에서는 거의 항상 백 드릴링이 필요합니다.

결과를 어떻게 처리해야 할까요?

시뮬레이션 결과 스터브 공진 문제가 확인되면 비용 증가 순으로 선택할 수 있는 옵션은 다음과 같습니다.

1.더 얕은 레이어 전환으로 다시 라우팅하십시오. 신호가 레이어 6이 아닌 레이어 2에서 나올 수 있으면 스텁이 훨씬 짧아집니다. 2.드릴 직경을 줄이십시오. 비아가 작고 커패시턴스가 낮으며 공진 주파수가 약간 높습니다. 3.백 드릴이 있는 비아-인-패드를 추가하세요. 최고의 SI 결과, 가장 높은 비용. 4.블라인드 또는 매립형 비아를 사용하십시오. 스터브를 완전히 없애고 제작 복잡성을 크게 높입니다.

설계를 팹으로 보내기 전에 각 단계에서 FDTD 시뮬레이션을 실행하여 공진이 대역 밖으로 이동했는지 확인하십시오.1시간의 시뮬레이션 시간은 PCB 리스핀보다 훨씬 저렴합니다.

[FDTD S-파라미터 시뮬레이터] (/tools/fdtd-sparam) 를 사용하여 브라우저에서 직접 비아 지오메트리를 모델링할 수 있습니다.