PDN 임피던스 분석기: 유전자 알고리즘 디커플링을 통한 평면-쌍 공명 조정
1.0V/30A FPGA 파워 레일에는 100kHz ~ 1GHz의 플랫 임피던스가 필요합니다.전력면과 접지면 사이의 캐비티 공진은 단일 커패시터 값으로는 해결할 수 없는 임피던스 스파이크를 생성합니다.이 글에서는 플레인-페어 공진의 물리학을 살펴본 다음 유전자 알고리즘을 사용하여 최적의 디커플링 커패시터 믹스를 찾습니다.
문제: 조용하지 않은 1.0V FPGA 레일
최신 FPGA는 1.0V 코어 레일에서 30A 이상을 소비합니다.목표 임피던스는 간단히 계산할 수 있습니다.
“매스블록_0"
이 목표는 100kHz 미만 (VRM이 조절하는 곳) 에서 최대 1GHz (패키지 디커플링이 필요한 곳) 까지 충족되어야 합니다.그 사이에는 PCB의 배전 네트워크 (PDN) 가 자체적으로 작동하기 때문에 공진은 숨겨져 있습니다.
보드의 크기는 100mm x 120mm, FR-4이며 “MATHINLINE_4"와 “MATHINLINE_5"가 있습니다.동력-접지면 쌍의 간격은 0.1mm (4mil 유전체) 입니다.이것을 [rftools.io/tools/pdn-impedance] (/tools/pdn-Impdance) 의 PDN 임피던스 분석기에 넣으면 어떤 일이 발생하는지 봅시다.
플레인-페어 캐비티 레조넌스
얇은 유전체로 분리된 두 개의 평행한 구리 평면은 공진 캐비티를 형성합니다. 이는 직사각형 마이크로파 공진기와 매우 비슷하지만 매우 얇습니다.공진 주파수는 다음과 같습니다.
“매스블록_1"
여기서 “MATHINLINE_6"과 “MATHINLINE_7"은 보드 크기이고, “MATHINLINE_8"과 “MATHINLINE_9"는 모드 인덱스이며, “MATHINLINE_10"은 빛의 속도입니다.
“MATHINLINE_11"이 장착된 100mm x 120mm 보드의 경우:
- 722메가헤르츠에서의 TM
- 602메가헤르츠에서 TM
- 940MHz에서 TM
캐비티 모델: 노박의 그린의 기능
분석기는 Istvan Novak의 공식에서 추출한 그린 함수 접근법을 사용합니다.평면 쌍의 두 점 사이의 임피던스는 다음과 같습니다.
“매스블록_2"
여기서 “MATHINLINE_12"는 유전체 두께이고, “MATHINLINE_13", “MATHINLINE_14", “MATHINLINE_15", “MATHINLINE_16"은 노이만 계수입니다 (“마틴라인_17"의 경우 1, 그렇지 않으면 2).
프로브 포인트는 보드 중앙에 위치합니다. 이상한 모드에서는 최악의 경우이며 일반적인 BGA 위치를 나타냅니다.
하나의 커패시터 값으로는 충분하지 않은 이유
단일 MLCC에는 임피던스가 ESR로만 떨어지는 직렬 공진 (SRF) 이 있습니다.
“매스블록_3"
400 pH ESL이 장착된 100 nF/ 0402 캡은 약 25MHz에서 공진합니다.그 이하에서는 용량성이 있어 보이고 저주파 임피던스를 낮춥니다.그 이상은 귀납적인 것처럼 보이면서 문제를 '가중'시킵니다.
전체 100kHz ~ 1GHz 대역을 커버하려면 커패시터 값을 혼합해야 합니다.
| 가치 | 패키지 | 일반 SRF | 적용 범위 |
|---|---|---|---|
| 100µF | 0805 | ~500kHz | VRM 핸드오프 |
| 10µF | 0603 | ~2메가헤르츠 | 저주파 벌크 |
| 1µF | 0402 | ~8메가헤르츠 | 중대역 |
| 100 nF | 0402 | ~25메가헤르츠 | 미드-하이 |
| 10 nF | 0201 | ~80메가헤르츠 | 고주파 |
| 1 nF | 0201 | ~250메가헤르츠 | 매우 높음 |
| 100 pF | 0201 | ~800메가헤르츠 | 근기가헤르츠 |
유전자 알고리즘 접근법
분석기는 유전자 알고리즘 (GA) 을 사용하여 최적의 커패시터 믹스를 찾습니다.모집단의 각 개체는 각 커패시터 유형의 개수인 7개의 정수로 구성된 벡터로, 최대 총 30캡으로 제한됩니다 (우리 보드는 BGA 근처의 공간이 제한되어 있습니다).
피트니스 함수: 툴은 각 후보 솔루션에 대해 캐비티의 결합 임피던스 (평면 쌍 임피던스와 모든 커패시터를 병렬로 조합한 병렬 조합) 를 계산한 다음 “MATHINLINE_18"과 “MATHINLINE_19"의 최악의 비율을 구합니다.GA는 이 비율을 최소화합니다. 셀렉션: “MATHINLINE_20"을 사용한 토너먼트 선택.무작위로 4명이 추첨되며, 체력이 가장 낮은 (최소 위반) 한 사람이 승리합니다. 교차: 유전자 벡터의 2점 교차 (제약 조건 복구 포함) — 하위 요소가 최대 제한 개수를 초과할 경우 알고리즘은 제약 조건이 충족될 때까지 커패시터 수를 무작위로 줄입니다. 돌연변이: 각 유전자에는 “MATHINLINE_21"이 조정될 확률이 있으며, 다시 한 번 컨스트레인트 클램핑이 뒤따릅니다.옵티마이저 실행
도구에서 다음과 같은 파라미터를 설정했습니다.
- 보드: 100mm x 120mm, “MATHINLINE_22", “MATHINLINE_23"
- 평면 간격: 0.1 밀리미터
- 전원 공급: 1.0V, 30A, 5% 리플 버젯
- VRM: 0.5mΩ 출력 저항, 100nH 루프 인덕턴스
- 주파수 범위: 100kHz ~ 1GHz
- 최대 디커플링 커패시터: 30
임피던스 프로파일
빨간색 곡선은 디커플링이 없는 베어 플레인-페어 임피던스를 나타냅니다. 각 캐비티 공진마다 엄청난 스파이크가 발생합니다.녹색 곡선은 30개 커패시터를 모두 배치한 상태에서 최적화된 PDN을 나타냅니다.파란색 수평선은 1.67mΩ 목표입니다.
옵티마이저는 전체 대역에서 목표를 달성했습니다.최악의 위반은 목표값 -0.5dB*아래*였는데, 이는 마진이 있다는 뜻입니다.
최적화된 커패시터 믹스
GA는 이 솔루션에 통합되었습니다.
| 유형 | 개수 | ESR | ESL | SRF |
|---|---|---|---|---|
| 100 µF/0805 | 2 | 5 mΩ | 800 pH | 563kHz |
| 10 µF/0603 | 4 | 12mΩ | 600 pH | 2.1 메가헤르츠 |
| 1µF/0402 | 5 | 25mΩ | 450 pH | 7.5 메가헤르츠 |
| 100 nF/0402 | 8 | 50 mΩ | 400 pH | 25 메가헤르츠 |
| 10 nF/ 0201 | 6 | 80 mΩ | 300 pH | 92 메가헤르츠 |
| 1 nF/ 0201 | 3 | 100 mΩ | 250 pH | 318 메가헤르츠 |
| 100 pF/ 0201 | 2 | 120 mΩ | 200 pH | 1.13 기가헤르츠 |
GA 컨버전스
피트니스 (최악의 경우 “MATHINLINE_24" 비율) 는 1세대에서 2.5세대에서 150세대에 이르러서는 약 0.85로 떨어졌고, 이후 안정세를 유지했습니다.이는 GA가 400세대 한도 이전에 거의 최적에 가까운 해결책을 찾았다는 것을 말해줍니다.이 보드 크기에는 200세대를 가동하는 것만으로도 충분했을 것입니다.
디자인 인사이트
1.평면 간격은 생각보다 중요합니다
평면 쌍 간격을 0.2mm에서 0.1mm로 줄이면 평면 간 커패시턴스가 약 두 배로 늘어납니다 (“MATHINLINE_25").이로 인해 캐비티 공진이 이동하므로 2-3개의 디커플링 캡이 필요하지 않을 수 있습니다.스태킹이 허용하는 경우 평면 간격을 좁히는 것이 PDN 개선 비용 중 가장 저렴한 방법입니다.
2.ESL은 100MHz 이상에서 우세합니다
SRF 위에서는 커패시터가 유도성으로 보입니다.커패시턴스가 아닌 ESL이 고주파 성능을 결정합니다.옵티마이저가 고주파의 0201 패키지를 선호하는 것은 낮은 ESL (0402/0603의 경우 200-300 pH 대 400-800 pH) 을 반영합니다.
3.VRM 루프 인덕턴스를 무시하지 마세요
VRM의 출력 인덕턴스 (“MATHINLINE_26") 는 저주파수에서 임피던스를 상승시킵니다.“MATHINLINE_27"이 너무 높으면 벌크 캡이 크더라도 VRM의 대역폭과 디커플링 네트워크 간의 격차를 메울 수 없습니다.이 툴은 이를 VRM의 시리즈 RL로 모델링합니다.
4.30캡 제약은 현실적입니다
15mm x 15mm BGA 풋프린트를 사용하면 패키지 주위의 5mm 후광 내에 약 30-40개의 디커플링 캡을 장착할 수 있습니다.이러한 제약으로 인해 옵티마이저는 수백 개의 캡을 무차별 대입하는 대신 현명한 절충안을 찾아야 합니다.
직접 고른 솔루션과의 비교
일반적으로 10x 100 nF, 5x 10 µF 및 5x 1 µF (20캡 용액) 를 배치하는 것이 좋습니다.분석기를 통해 이를 실행하면 고주파수 커버리지가 없기 때문에 200MHz 이상에서는 장애가 발생하는 것으로 나타났습니다.5x 10nF 캡을 추가해도 200-500MHz 범위는 고정되지만 500MHz-1GHz 영역에서는 여전히 공진 스파이크가 발생합니다.
GA 솔루션은 7개의 상한값을 모두 사용하고 임피던스가 가장 도움이 필요한 부분을 기준으로 카운트를 할당합니다.경험상 이 수준의 주파수 영역 인식에 필적할 수는 없습니다.
실용 노트
보드 크기 감도: 보드 크기가 클수록 캐비티 공진 주파수가 낮습니다.200mm x 250mm 서버 보드의 경우 디커플링 대역 내에서 290MHz에서 TM를 인식할 수 있습니다.크기가 작은 보드 (50mm x 50mm) 는 공진 속도를 1GHz 이상으로 높여 문제가 덜 발생합니다. 유전율: 높은 “MATHINLINE_28" 라미네이트 (예: 로저스 또는 메그트론) 는 공진 주파수를 낮춥니다.이는 일반적으로 디커플링 (평면 간 커패시턴스 증가) 에 유용하지만 공진이 신호 대역폭으로 이동하면 놀랄 수도 있습니다. 손실 탄젠트: “MATHINLINE_29"가 높을수록 공진 피크를 감쇠할 수 있습니다.FR-4의 “MATHINLINE_30"은 적당한 댐핑을 제공합니다.저손실 라미네이트 (“MATHINLINE_31") 는 공명 스파이크가 더 날카로워 억제하기 어렵습니다.결론
PDN 설계는 40년 동안 지속되어 온 주파수 영역 문제입니다.플레인-페어 캐비티 공진은 임피던스 스파이크를 생성하는데, 수동 디커플링은 이를 완전히 놓칠 수 있습니다.유전자 알고리즘 접근법은 실제 한도 예산을 고려하면서 전체 대역을 포괄하는 커패시터 믹스를 찾습니다.
[rftools.io/tools/pdn-impedance] (/tools/pdn-impedance) 에서 도구를 사용해 보십시오. 보드 크기, 적층 및 전력 요구 사항을 입력하고 옵티마이저가 디커플링 솔루션을 찾도록 하십시오.
*관련 도구: [PCB 트레이스 임피던스] (/계산기/pcb/pcb-트레이스 임피던스), [비아 임피던스] (/계산기/pcb/pcb-via-임피던스), [디커플링 커패시터] (/계산기/pcb/디커플링 커패시터), [바이패스 캡 공진] (/계산기/pcb/바이패스-캡 공진) *
관련 기사
Eye Diagram Analysis for 10 Gbps SerDes: Validating Your Channel Before You Spin
A PCB designer routes a 10 Gbps SerDes lane across a 20 cm FR-4 trace with two connectors. Learn how to use S-parameter data and an eye diagram simulation to catch a failing channel before committing to fab.
2026년 3월 1일
Signal IntegrityS-Parameter De-embedding: Removing Fixture Connectors from VNA Measurements
A practical walkthrough of the S-parameter analysis pipeline: viewing raw VNA data, identifying connector response, applying time gating to isolate a PCB trace DUT, checking passivity, and cascading a de-embedding file to get clean trace-only S-parameters.
2026년 3월 1일
ThermalHow to Size a Heatsink Correctly: Thermal Resistance Math Every Engineer Should Know
Learn how to calculate required heatsink thermal resistance (θ_SA) from power dissipation, junction limits, and thermal path resistances. Worked examples included.
2026년 3월 4일