Skip to content
RFrftools.io
General

LDO 드롭아웃 전압 계산기

드롭아웃 사양에서 LDO 최소 입력 전압을 계산하고, 전력 손실을 결정하고, 지정된 공급 전압에서의 효율을 추정합니다.

Loading calculator...

공식

η=VoutVin×100%\eta = \frac{V_{out}}{V_{in}} \times 100\%
Vout조정된 출력 전압 (V)
VdropoutLDO 드롭아웃 전압 (V)
Iload부하 전류 (A)
Rds(on)MOSFET 온 레지스탕스를 통과하세요 (Ω)

작동 방식

전압 조정기 드롭아웃 계산기는 LDO 조정기의 최소 입력 전압과 효율 손실을 결정합니다. 이는 배터리 구동 장치, 포스트 레귤레이터 스테이지 및 잡음에 민감한 아날로그 회로에 필수적입니다.전원 관리 엔지니어, 휴대용 장치 설계자 및 혼합 신호 설계자는 이 도구를 사용하여 안정적인 출력 전압을 보장하면서 배터리 활용도를 극대화합니다.TI 애플리케이션 노트 SLVA079 에 따르면 드롭아웃 전압은 레귤레이션을 위한 최소 Vin - Vout 차이를 나타내며, 이 임계값 미만에서는 PSRR이 저하된 입력을 출력합니다.최신 초저 드롭아웃 레귤레이터는 PMOS 패스 트랜지스터를 사용하여 정격 전류에서 50-150mV를 달성합니다 (Rds (on) = V드롭아웃/Iload).Analog Devices의 LDO 선택 가이드에 따르면 드롭아웃은 부하 전류에 따라 거의 선형적으로 증가합니다. 500mA 장치에서 150mV 드롭아웃은 1A에서 300mV를 나타냅니다. 리튬 이온 배터리 애플리케이션 (4.2V ~ 3.0V 방전 범위) 의 경우 3.3V 부하에 전력을 공급하는 200mV 드롭아웃의 LDO가 3.5V 배터리 전압까지 정상적으로 작동합니다. 500mV 드롭아웃의 경우 전체 배터리 에너지의 75% 를 캡처하는 데 비해 총 배터리 에너지의 75% 를 캡처합니다. 조절기.

계산 예제

단일 셀 리튬 이온 (4.2-3.0V) 에서 3.3V/100mA 출력까지 작동하는 BLE 센서용 LDO를 선택하십시오.<5 µA quiescent current, PSRR >요구 사항: 배터리가 1kHz에서 3.4V (95% 용량 사용률), 60dB에 도달할 때까지 작동하십시오.1단계: 최대 드롭아웃 계산 — 브이드롭아웃_맥스 = 3.4 - 3.3 = 100mA에서 100mV.2단계: 스크린 후보 — TI TPS7A02 (25mV @ 100mA, 25nA Iq), 아날로그 디바이스 ADP160 (90mV @ 100mA, 560nA Iq), 토렉스 XC6220 (100mV @ 100mA, 8µA Iq).3단계: 열 확인 — PDISS_Max = (4.2 - 3.3) × 0.1 = 90mW (θJA = 180°C/W): ΔT = 16°C — 허용 가능. SOT-234단계: PSRR 평가 — TPS7A02:1kHz에서 60dB, 100kHz에서 40dB.ADP160:1kHz에서 70dB.5단계: 상시 작동 애플리케이션에서 가장 낮은 Iq (25nA) 를 사용하려면 TPS7A02, RF/아날로그 애플리케이션에서 최상의 PSRR을 사용하려면 ADP160 을 선택하세요.

실용적인 팁

  • 아날로그 디바이스의 'LDO Basics' 애플리케이션 노트에 따르면, NPN 기반 (500mV-2V) 과 비교하여 드롭아웃 (50-200mV) 이 가장 낮은 PMOS 기반 LDO를 사용하십시오. NMOS LDO에는 차지 펌프가 필요하지만 중간 드롭아웃 (200-400mV) 이 가능합니다.
  • 제조 허용 오차, 온도 변화 및 과도 헤드룸을 위해 계산된 최소 입력 전압에 100mV 마진을 추가합니다. 100mV 드롭아웃 디바이스에는 200mV의 공칭 헤드룸이 필요합니다.
  • 중요한 배터리 애플리케이션의 경우 종료 시 Vout > Vin 일 때 LDO를 통한 배터리 소모를 방지하기 위해 역전류 차단 기능이 있는 LDO를 선택하십시오.

흔한 실수

  • 부하 전류에 따른 드롭아웃 변동 무시 — 데이터시트에는 일반적으로 한 전류 (예: 500mA에서 150mV) 에서의 드롭아웃이 명시되어 있지만 1A에서는 패스 트랜지스터 Rds (on) × 전류로 인해 350mV에 도달할 수 있습니다.
  • TI 사양에 따른 최대 드롭아웃 대신 일반적인 드롭아웃 사용 시, 온도 범위에서 일반적인 드롭아웃 대 최대 드롭아웃 비율은 1:1.5 ~ 1:2 입니다. 최대값으로 설계되었습니다.
  • 일시적 드롭아웃 무시 — 제어 루프 대역폭으로 인해 10mA에서 500mA까지의 부하 전류 단계로 인해 10-50µs의 안정화 기간 동안 50-100mV의 추가 드롭아웃이 발생합니다.

자주 묻는 질문

TI SLVA118 기준 드롭아웃 전압은 레귤레이션을 지정된 정확도 (일반적으로 1~ 2%) 이내로 유지하기 위한 최소 Vin - Vout 차동입니다.드롭아웃 미만에서는 입력에서 패스 트랜지스터의 최소 포화 전압을 뺀 값을 출력합니다.PMOS LDO의 경우 드롭아웃 = 아이로드 × Rds (온), NPN LDO의 경우 드롭아웃 = Vce (sat) + 감지 저항 드롭 (일반적으로 최소 0.5-1V) 입니다.
낮은 드롭아웃은 사용 가능한 배터리 용량을 최대화하고 열 방출을 줄입니다.배터리 대학교에 따르면 100mV 드롭아웃 LDO는 300mV 드롭아웃 레귤레이터보다 리튬 이온 셀에서 8% 더 많은 에너지를 추출합니다.고전류 애플리케이션 (1A 초과) 에서 200mV 차이는 200mW 이상의 열을 나타내므로 히트싱크가 필요하지 않을 수 있습니다.
Vin_Min = Vout + vDropout_Max + V마진.예: 3.3V 출력, 150mV 최대 드롭아웃, 100mV 마진 → Vin_min = 3.55V. AC-DC 애플리케이션의 경우 Vin_min 계산에 정류기 전압 (실리콘의 경우 0.7V, 쇼트키의 경우 0.3V) 과 리플 진폭을 포함시키십시오.TI 설계 가이드에 따르면 포스트 정류기 커패시터는 리플 밸리에서 Vin > Vin_min을 유지해야 합니다.
LDO 효율 = 전압/Vin × 100%, 이론상 최대값인 Vout/ (Vout+V드롭아웃) 로 제한됩니다.200mV 드롭아웃을 지원하는 3.3V 출력: η _max = 3.3/3.5 = 94.3%.빈 = 5V 시: η = 3.3/5 = 66%.LDO는 Vin ≈ Vout일 때만 효율적입니다. Vin > 1.5×Vout의 경우 스위칭 레귤레이터는 LDO의 50~ 70% 에 비해 90% 이상의 효율을 달성합니다.
맥심 통합 애플리케이션 노트에 따르면 AN-883: 표준 LDO (NPN 달링턴): 1-2V 드롭아웃.로우 드롭아웃 (NMOS): 300-500mV 드롭아웃, 게이트 드라이브용 충전 펌프가 필요합니다.초저 드롭아웃 (PMOS): 50-200mV 드롭아웃, 충전 펌프가 필요하지 않습니다.최신 울트라 LDO (TI TPS7A02, ADP160) 는 최대 전류에서 1µA 미만의 대기 전류로 25-100mV를 달성합니다.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

Resistor Kit (1%, E24)

Precision 1% thin-film SMD resistor assortment, 0402 package

Ceramic Capacitor Kit

MLCC ceramic capacitor assortment in 0402 package

Solderless Breadboard

Full-size breadboard for circuit prototyping

관련 계산기