Skip to content
RFrftools.io

PCB 스택업 빌더

보드를 레이어별로 구축하고 모든 트레이스의 제어 임피던스를 계산하세요 — 마이크로스트립, 스트립라인, 차동 쌍 또는 코플래너 도파로.

⠇⠇SMSoldermask (top)
mm
⠇⠇CuL1 — Signal
⠇⠇PPPrepreg
mm
⠇⠇CuL2 — Ground
⠇⠇CoreCore — FR4
mm
⠇⠇CuL3 — Power
⠇⠇PPPrepreg
mm
⠇⠇CuL4 — Signal
⠇⠇SMSoldermask (bottom)
mm
1.555 mm0.0250Soldermask (top)1 ozL1 — Signal0.100Prepreg0.5 ozL2 — Ground1.200Core — FR40.5 ozL3 — Power0.100Prepreg1 ozL4 — Signal0.0250Soldermask (bottom)

Trace Specification

Results

Configure trace parameters and run the calculation to see results.

제어 임피던스 작동 방식

PCB 스택업은 구리, 유전체, 솔더마스크 등 보드의 모든 레이어를 정의하고 신호가 통과하는 전기 환경을 제어합니다.고속 또는 RF 신호가 트레이스를 따라 전파되면 전송선처럼 작동합니다. 즉, 이 신호는 전적으로 주변의 형상과 재료 특성에 따라 결정되는 특성 임피던스 Z를 갖습니다. Z를 설정하는 네 가지 주요 파라미터는 다음과 같습니다. • 트레이스 폭 (W) — 트레이스가 넓을수록 임피던스가 낮아집니다. • 유전체 높이 (H) — 가장 가까운 기준면까지의 거리, H가 클수록 임피던스가 증가합니다. • 도체 두께 (T) — 구리가 두꺼울수록 효과적인 폭 보정을 통해 임피던스가 약간 낮아집니다. • 상대 유전율 (ε) — ε가 높을수록 Z와 전파 속도가 모두 낮아집니다. 마이크로스트립 (외부 레이어, 상단의 트레이스) 의 경우 자기장이 부분적으로는 유전체에 존재하고 부분적으로는 위 공기에 존재하므로 1과 기질 값 사이의 유효 ε를 제공합니다.스트립라인 (내부 층, 완전히 매립된 층) 의 경우 자기장 전체가 유전체 내에 있으므로 ε_eff는 벌크 값과 같고 전파 지연이 더 깁니다. FR4의 ε는 상수가 아닙니다. 수분 흡수와 조르제빅-사카르 분산 모델로 인해 1MHz에서는 ~4.6에서 5GHz에서 ~4.2까지 다양합니다.RO4350B 같은 로저스 소재는 1~10GHz에서 3.48 ±0.05로 지정되어 있기 때문에 2GHz 이상에서 선호됩니다. 전파 지연 (t_pd) 은 다음과 같습니다. 50Ω 기준 표준 FR4 마이크로스트립의 경우 t_pd = √ε_eff/c≈ 6.2 ps/mm입니다.1.6GT/s의 DDR4의 경우 10mm 길이 불일치로 인해 최대 62ps의 스큐가 발생합니다. 이는 ~312ps의 UI에 비해 상당히 큰 수치입니다. 제어 임피던스는 제조 도면에 메모로 명시되어 있으며 (예: “IPC-2141A 기준 L1/L4의 50Ω ± 10%”), 팹 하우스에서는 쿠폰으로 이를 측정합니다.JLC 표준 4-레이어는 ± 10% 를 달성하고 고급 프로세스는 ± 5% 에 도달합니다.

작업 예제

문제
JLC 표준 4층 보드(총 1.6mm, FR4, 1 oz 외층 구리)에서 2.4GHz WiFi 프론트엔드를 설계하고 있습니다. L1의 RF 트레이스는 50 Ω이어야 합니다. 어떤 트레이스 폭이 필요합니까?
풀이
JLC 표준 4층은 L1과 L2 사이에 0.1mm 프리프레그를 사용합니다. L2가 접지 기준면입니다. 구리 무게는 1 oz(34.8µm)입니다.

H = 0.100mm, T = 0.035mm, εᵣ = 4.5인 FR4 마이크로스트립의 경우 Hammerstad-Jensen 공식은 W = 0.200mm에서 Z₀ ≈ 44 Ω을 제공합니다. 목표 Z₀ = 50 Ω으로 Solve 기능 사용 → 해결된 폭 ≈ 0.158mm (εᵣ_eff ≈ 3.39).

전파 지연: t_pd = √3.39 / 299.8 ≈ 6.13 ps/mm. 25mm 안테나 피드 트레이스는 ~153 ps를 추가합니다.

제조 메모: “L1/L4 마이크로스트립: W = 0.16mm, Z₀ = 50 Ω ±10%, IPC-2141A 기준. 솔리드 L2/L3 접지 플레인 위에 배선.”

실용적인 팁

  • ✓설계하기 전에 항상 팹의 실제 적재량을 확인하십시오.JLC, PCBWay 및 OSHPark는 각각 정확한 유전체 두께와 ε값을 발표하므로 일반적인 FR4 수치를 가정하지 마십시오.
  • ✓신호 레이어에 1oz 구리를 사용하면 임피던스를 더 세밀하게 제어할 수 있습니다. 2oz는 유효 트레이스 폭을 늘리고 주어진 레이아웃 폭에 대해 Z를 3—5Ω 이동합니다.
  • ✓임피던스가 제어된 트레이스를 연속 레퍼런스 플레인으로 라우팅합니다.트레이스 바로 아래에 있는 레퍼런스 플레인의 모든 슬롯, 컷아웃 또는 비아 안티패드는 복귀 전류 경로를 방해하고 임피던스를 10-30% 감소시킵니다.
  • ✓구리 주입 방지구의 임피던스 제어 트레이스 주변에 3mil 클리어런스를 추가합니다.기준 평면과 동일한 전위의 인접한 구리 타설은 그라운드 쉴드 역할을 할 수 있어 CPWG에 유용합니다.
  • ✓차동 쌍 (USB, PCIe, HDMI, 이더넷) 의 경우 비아 및 커넥터를 포함하여 전체 경로에서 트레이스 간격을 일정하게 유지하십시오.짧은 세그먼트가 더 넓은 간격이라도 Zdiff를 증가시키고 반사 손실을 줄입니다.
  • ✓GHz 주파수에서는 FR4-HF, 아이솔라 I-스피드 또는 로저스 재료를 사용하십시오.표준 FR4 손실 탄젠트 (tan δ ≈ 0.020) 는 5GHz에서 0.5—1.5dB/cm 감쇠를 유발하는데, 이는 트레이스가 길수록 중요합니다.
  • ✓Gerber 패키지에는 항상 제어된 임피던스 노트와 임피던스 쿠폰을 포함하십시오.쿠폰이 없으면 팹에서 규정 준수를 확인할 수 없으며 오류가 발생할 경우 추적할 수 없습니다.
  • ✓솔더마스크 효과 확인: 마이크로스트립 위에 25 µm 솔더마스크 층을 씌우면 Z를 1~2Ω 낮출 수 있습니다.이 툴의 임베디드 마이크로스트립 모드를 사용하여 정확하게 모델링할 수 있습니다.

일반적인 실수

  • ✗잘못된 ε값을 사용하고 있습니다.FR4는 일반적으로 1MHz (ε≈ 4.6) 로 지정되지만 주파수에 따른 값을 사용해야 합니다.1GHz에서는 ~4.4이고, 5GHz에서는 ~4.2입니다.5GHz에서 4.5를 사용하면 최대 3% 의 Z오류가 발생합니다.
  • ✗내부 레이어에 제어된 임피던스 트레이스를 배치하고 지오메트리가 실제로 비대칭일 때 대칭 스트립라인을 사용합니다.JLC 4 레이어는 L2 위쪽에 0.1mm 프리프레그가 있고 아래쪽에 1.2mm 코어가 있습니다. L2에는 비대칭 스트립라인을 사용하십시오.
  • ✗구리 두께가 임피던스를 이동시킨다는 사실을 잊어버리세요.50Ω 마이크로스트립에서 외부 구리를 0.5oz에서 1oz로 이동하면 용해 폭이 약 15µm 정도 변경됩니다. 이는 ± 5% 의 엄격한 허용 오차가 필요한 경우에 적합합니다.
  • ✗스티칭 그라운드 없이 비아 필드를 통해 임피던스로 제어되는 트레이스를 실행합니다.기준 평면의 각 연결되지 않은 간격은 에너지를 소스 쪽으로 다시 반사하는 로컬 임피던스 불연속성을 초래합니다.
  • ✗전파 지연이 모든 레이어에서 동일하다고 가정합니다.외부 마이크로스트립 (ε_eff ≈ 3.4) 은 ~6.1ps/mm의 속도로 전파되는 반면 대칭 스트립라인 (ε_eff = 4.5) 은 ~7.1ps/mm의 속도로 전파됩니다.레이어 간의 길이 매칭을 위해서는 이 ~ 14% 의 차이를 고려해야 합니다.
  • ✗쿠폰 없이 제어 임피던스를 지정합니다.패널에 테스트 쿠폰이 없으면 팹에서 임피던스를 TDR 검증할 수 없으며 생산 시 임피던스 관련 장애를 진단할 수 없습니다.
  • ✗설계 도중에 레이어 스택을 변경하고 임피던스 계산을 업데이트하는 것을 잊어버렸습니다.레이어를 추가하거나 코어 두께를 변경하면 이전에 계산한 모든 트레이스 너비가 더 이상 유효하지 않습니다.

자주 묻는 질문

제어 임피던스란 특정 특성 임피던스 Z( 일반적으로 RF/마이크로파의 경우 50Ω, 디지털 인터페이스의 경우 100Ω) 를 갖도록 PCB 트레이스를 설계하고 제조하는 것을 의미합니다.저주파수에서는 신호 무결성이 저항에 의해 좌우되고, 고주파수 (대략 100MHz 이상 또는 트레이스 길이가 신호 파장의 1/10을 초과하는 경우) 에서는 트레이스가 전송선처럼 작동합니다.트레이스 임피던스가 소스 및 부하와 일치하지 않으면 신호의 일부가 역반사되어 링잉이 발생하고 눈 뜨임이 감소하며 신호 무결성이 저하됩니다.
대부분의 표준 PCB 팹 (JLC, PCBWay, OshPark) 은 ± 10% 제어 임피던스를 달성할 수 있습니다.고급 프로세스 또는 전용 RF 보드 팹은 ± 5% 를 제공합니다.2.4GHz에서의 RF 작업의 경우 일반적으로 ± 10% 가 허용되며, ± 10% 에서 50Ω 트레이스를 사용할 경우 45—55Ω이 발생하므로 최악의 경우 VSWR은 약 1. 22:1 (반사 손실 ~20dB) 에 해당합니다.밀리미터파 또는 대량 생산의 경우 ± 5% 를 요청하고 TDR 측정 쿠폰을 사용하여 확인하십시오.
마이크로스트립은 PCB 외층의 흔적으로 아래에는 유전체가 있고 위쪽에는 공기 (또는 솔더마스크) 가 있습니다.자기장의 일부가 공기 중에 있기 때문에 (ε= 1) 주어진 폭에서 유효 유전율은 낮고 임피던스는 더 높습니다.스트립라인은 유전체 물질로 완전히 둘러싸인 내부 레이어의 흔적입니다.전체 필드가 유전체 안에 있기 때문에 유효 ε가 더 높고, 전파가 느리고, 감쇠가 더 커집니다.스트립라인은 외부 간섭으로부터 더 나은 격리 및 차폐 기능을 제공합니다. 마이크로스트립은 제작 및 진단이 더 간단합니다.
CPWG는 아래 접지면과 함께 양면에 트레이스가 있는 동일 평면에 접지 구리를 배치합니다.이 조합을 통해 두꺼운 기판으로 임피던스를 엄격하게 제어할 수 있고 (기준면이 멀리 떨어져 있어야 할 때 유용함) 측면 차폐가 가능합니다.접지 레퍼런스 플레인이 0.3mm 이상 떨어져 있는 RF PCB 설계나 신호 가까이에 잘 정의된 접지 레퍼런스가 필요한 커넥터 및 칩 패드 주변의 전환에 일반적으로 사용됩니다.동일평면 갭 거리 g는 트레이스 폭과 함께 추가 튜닝 파라미터입니다.
표준 FR4는 1MHz에서 ε≈ 4.5—4.7이며, 1GHz에서 약 4.2—4.4, 5GHz에서 4.0—4.2로 떨어집니다.이는 조르드제비치-사카르 분산 방정식으로 모델링되었습니다.이러한 변화는 더 높은 주파수에서 에폭시 폴리머 쌍극자의 이완으로 인해 발생합니다.이 도구는 사용자가 '주파수 (GHz) '필드에 주파수를 입력할 때 해당 분산 모델을 적용합니다. 표시된 ε값은 주파수 보정됩니다.2GHz를 초과하는 설계의 경우 측정된 데이터시트 값을 사용하거나 정확히 지정된 의 저손실 라미네이트 (Rogers, Isola I-Speed) 를 선택하십시오.
대칭 스트립라인은 두 기준 평면 사이의 중심에 트레이스가 있고 위와 아래의 유전 높이가 동일합니다.공식은 간단하며 보드를 돌리든 상관없이 임피던스는 동일합니다.비대칭 스트립라인의 높이는 트레이스의 위와 아래 높이가 동일하지 않습니다.이는 내부 레이어의 일반적인 실제 사례입니다. 4레이어 보드의 경우 L2는 L1 (프리프레그) 보다 0.1mm, L3 (코어) 보다 1.2mm 위에 위치하므로 비대칭성이 매우 높습니다.높이 비율이 2:1 이상인 비대칭 지오메트리의 경우 항상 '비대칭 스트립라인'을 선택하십시오. 이 경우 대칭 공식은 Z를 10-25% 과대평가합니다.
전파 지연 t_pd = √ε_eff/c, 여기서 c= 299.8 mm/ns.50Ω FR4 마이크로스트립 (ε_eff ≈ 3.4) 의 경우 t_pd ≈ 6.1 ps/mm입니다.스트립라인 (ε_eff = 4.5) 의 경우 t_pd ≈ 7.1 ps/mm입니다.3200MT/s의 DDR4의 단위 간격은 312ps이고, PCIe 3세대는 차동 쌍 내에서 ±20ps 미만의 스큐가 필요합니다.FR4 마이크로스트립의 10mm 트레이스 길이 불일치로 인해 최대 61ps의 스큐가 발생하여 DDR4 타이밍 마진을 위반할 수 있습니다.이 툴의 '전파 지연' 값은 현재 형상에 대해 표시되며 인터페이스 사양과 직접 비교할 수 있습니다.
마이크로스트립을 위한 해머스타드-젠슨 폐쇄형 공식은 일반적인 PCB 형상의 경우 ± 1-2% 까지 정확합니다 (0.1 ≤ W/H ≤ 10, T/H < 0.2).스트립라인 공식은 ± 1.5% 까지 정확합니다.W/H 비율이 너무 높을 경우 (매우 좁거나 매우 넓은 트레이스), 트랜지션 시 또는 비아 패드 및 구리 주입구 근처에서 오류가 증가합니다.임피던스 허용 오차가 중요한 설계 (± 3% 이상) 의 경우 2.5D 또는 3D EM 시뮬레이션 (예: HyperLynx, CST 또는 OpenEMS) 을 사용하여 이러한 계산을 보완하십시오.표준 ± 10% 팹 허용 오차 작업의 경우 해머스타드-젠센이 충분히 적합합니다.
네, 하지만 비아는 불연속입니다.스루홀 비아에는 커패시티브 스텁 (사용하지 않는 하단 배럴) 과 임피던스를 국지적으로 이동시키는 유도성 섹션이 있습니다.1GHz 미만의 주파수의 경우 이는 일반적으로 표준 비아에서 허용됩니다.1GHz 이상에서는 HDI 보드의 비아-인-패드, 백드릴 (깊이 제어) 비아 또는 마이크로비아를 사용하여 스터브를 최소화하십시오.또한 레퍼런스 플레인이 대상 레이어의 신호 트레이스를 따르는지 확인하십시오. L1이 L2를 접지로 사용하는 경우 L3으로 전환한 후 레퍼런스는 L2 또는 L4여야 하며, 근처에 로우 임피던스 복귀 경로를 제공하는 비아 스티칭이 있어야 합니다.
도체 손실 (스킨 효과) 과 유전 손실이 함께 전체 감쇠량을 설정합니다.표준 FR4에 탑재된 50Ω 1온스 구리 마이크로스트립의 경우: 1GHz ≈ 0.10—0.15 dB/cm, 2.4 GHz ≈ 0.20—0.30 dB/cm, 5 GHz ≈ 0.40—0.60 dB/cm5GHz에서의 10cm WiFi 트레이스는 4—6dB를 잃을 수 있습니다. 이는 LNA 사용 전에 큰 의미가 있습니다.이 도구의 '주파수 (GHz) '필드에 주파수를 입력하여 특정 형상 및 재질에 대한 도체 및 유전체 감쇠량을 별도로 계산합니다.