Skip to content
RFrftools.io

PCB 스택업 빌더

보드를 레이어별로 구축하고 모든 트레이스의 제어 임피던스를 계산하세요 — 마이크로스트립, 스트립라인, 차동 쌍 또는 코플래너 도파로.

⠇⠇SMSoldermask (top)
mm
⠇⠇CuL1 — Signal
⠇⠇PPPrepreg
mm
⠇⠇CuL2 — Ground
⠇⠇CoreCore — FR4
mm
⠇⠇CuL3 — Power
⠇⠇PPPrepreg
mm
⠇⠇CuL4 — Signal
⠇⠇SMSoldermask (bottom)
mm
1.555 mm0.0250Soldermask (top)1 ozL1 — Signal0.100Prepreg0.5 ozL2 — Ground1.200Core — FR40.5 ozL3 — Power0.100Prepreg1 ozL4 — Signal0.0250Soldermask (bottom)

Trace Specification

Results

Configure trace parameters and run the calculation to see results.

제어 임피던스 작동 방식

PCB 스택업 툴은 RF 설계 (50옴 매칭), 고속 디지털 (DDR4/5, PCIe Gen4/5, USB4) 및 EMC 규정 준수에 필수적인 제어 임피던스 보드의 임피던스 계산을 사용하여 레이어 구성을 설계합니다.신호 무결성 엔지니어는 이를 사용하여 계층간 절연을 유지하면서 +/ -10% 임피던스 허용 오차 (표준 팹) 또는 +/ -5% (고급 RF 팹) 를 달성합니다. IPC-2141A 및 함머스타드-젠슨 방정식 (IEEE MTT-S에서 +/ -1% 로 검증) 에 따라 특성 임피던스 Z0은 트레이스 폭 W, 기준 평면 위의 유전 높이 H, 구리 두께 T, 유효 유전 상수 er_eFF의 네 가지 파라미터에 따라 달라집니다.마이크로스트립 (외부 레이어) 의 경우 자기장이 부분적으로 공기 중에 존재하기 때문에 er_eFF의 범위는 0.6xER에서 0.85Xer입니다. 스트립라인 (내부 레이어) 의 경우 필드가 유전체에 완전히 포함되어 있기 때문에 er_eFF = Er입니다. FR4 유전 상수는 조르제비치-사카르 분산 모델에 따라 1MHz에서 4.6에서 5GHz에서 4.2 (9% 시프트) 까지 다양하여 계산된 임피던스를 4-5% 변경합니다.Rogers RO4350B 은 1~10GHz에서 Er = 3.48 +/-0.05를 유지합니다. 이것이 바로 2GHz 이상의 RF 설계에서 IPC-4101 기준 제어형 ER 라미네이트를 지정하는 이유입니다.표준 FR4 손실 탄젠트 (tan_delta = 0.02) 는 5GHz에서 0.5-1dB/cm의 감쇠를 유발하지만 저손실 소재는 0.1-0.15dB/cm의 감쇠를 유발합니다. 전파 지연 t_pd = sqrt (er_eFF) /c0은 마이크로스트립 (FR4의 경우 약 6.1ps/mm) 과 스트립라인 (~7.1ps/mm) 간에 14% 차이가 납니다.3200mT/s (312ps 단위 간격) 의 DDR4의 경우 레이어 간 길이 매칭은 이러한 속도 차이를 고려해야 합니다. 10mm 트레이스 불일치로 인해 스트립에서는 61ps 스큐가 발생하고 스트립라인에서는 71ps의 스큐가 발생합니다.

작업 예제

문제
JLC 표준 4층 보드(총 1.6mm, FR4, 1 oz 외층 구리)에서 2.4GHz WiFi 프론트엔드를 설계하고 있습니다. L1의 RF 트레이스는 50 Ω이어야 합니다. 어떤 트레이스 폭이 필요합니까?
풀이
JLC 표준 4층은 L1과 L2 사이에 0.1mm 프리프레그를 사용합니다. L2가 접지 기준면입니다. 구리 무게는 1 oz(34.8µm)입니다.

H = 0.100mm, T = 0.035mm, εᵣ = 4.5인 FR4 마이크로스트립의 경우 Hammerstad-Jensen 공식은 W = 0.200mm에서 Z₀ ≈ 44 Ω을 제공합니다. 목표 Z₀ = 50 Ω으로 Solve 기능 사용 → 해결된 폭 ≈ 0.158mm (εᵣ_eff ≈ 3.39).

전파 지연: t_pd = √3.39 / 299.8 ≈ 6.13 ps/mm. 25mm 안테나 피드 트레이스는 ~153 ps를 추가합니다.

제조 메모: “L1/L4 마이크로스트립: W = 0.16mm, Z₀ = 50 Ω ±10%, IPC-2141A 기준. 솔리드 L2/L3 접지 플레인 위에 배선.”

실용적인 팁

  • ✓설계를 마무리하기 전에 팹의 실제 스택업을 확인하십시오. JLC, PCBWay, OshPark는 정확한 층 두께와 Er 값을 게시합니다.일반적인 FR4 가정에서는 5-10% 의 임피던스 오류가 발생하여 +/ -10% 사양을 초과할 수 있습니다.
  • ✓신호 레이어에 1oz 구리를 사용하여 임피던스 제어를 강화하십시오. 2oz 구리는 유효 트레이스 폭을 증가시켜 Z0을 3-5ohm 이동시키고 IPC-2141A 표 4-1에 따라 폭 조정이 필요합니다.
  • ✓임피던스가 제어된 트레이스를 연속 레퍼런스 플레인 (슬롯, 컷아웃 또는 아래 접지면의 안티패드를 통해) 에만 라우팅하여 임피던스를 10-30% 낮추고 Henry Ott당 EMI를 6-10dB 증가시킵니다.
  • ✓Gerber 패키지에 임피던스 테스트 쿠폰 추가 — TDR 측정 가능 쿠폰이 없으면 팹에서 규정 준수를 확인할 수 없으며 IPC-TM-650 2.5.5.7에 따라 오류를 추적할 수 없습니다.대부분의 팹은 쿠폰 없이 임피던스를 제어하면 추가 요금을 부과합니다.
  • ✓차동 쌍 (USB, PCIe, HDMI) 의 경우: 비아와 커넥터를 포함한 전체 경로에서 트레이스 간격을 일정하게 유지합니다. 2mm 더 넓은 간격이라도 Zdiff를 5-8% 증가시키고 IEEE 802.3에 따른 반사 손실을 줄입니다.
  • ✓GHz 주파수 (>2GHz RF, >5Gbps 디지털) 에서: 저손실 라미네이트 (Rogers, Isola I-Speed, FR4-HF) 를 지정하십시오. 표준 FR4 tan_delta = 0.020은 0.5-1dB/cm 감쇠를 일으켜 더 긴 트레이스에 누적됩니다.
  • ✓솔더마스크 효과 확인 — 마이크로스트립 위의 25um 솔더마스크는 Z0을 1-2ohm 낮춥니다.계산에 임베디드 마이크로스트립 모델을 사용하거나 RF 트레이스에 대해 마스크되지 않은 임피던스 영역을 요청하십시오.
  • ✓비대칭 스트립라인 (일반적인 내부 레이어) 의 경우: 올바른 공식을 사용하십시오.4레이어 보드의 L2 트레이스에는 0.1mm 이상의 프리프레그가 있고 아래에는 1.2mm 코어가 있습니다. 대칭 공식은 Z0을 10-25% 과대평가합니다.

일반적인 실수

  • ✗GHz 주파수에서 1MHz Er 값 (4.6) 을 사용하면 조르드제비치-사카르당 5GHz에서 Er이 4.2로 떨어지고 임피던스가 5% 증가합니다.항상 주파수 보정된 Er을 사용하거나 RF용으로 제어형 ER 라미네이트를 지정하십시오.
  • ✗비대칭성을 확인하지 않고 내부 레이어에 제어된 임피던스 트레이스 배치 — JLC 4 레이어는 0.1mm 프리프레그와 1.2mm 코어로 12:1 높이 비율을 제공합니다.대칭이 아닌 비대칭 스트립라인 공식을 사용하세요.
  • ✗구리 두께가 임피던스에 영향을 미친다는 사실을 잊어버리면 0.5oz에서 2oz의 구리 시프트는 유효 너비가 변경되고 Z0은 3-8ohm만큼 변경됩니다.구리 중량을 변경할 때는 다시 계산하세요.
  • ✗그라운드 스티칭 없이 비아 필드를 통해 임피던스로 제어된 트레이스를 실행합니다. 스티칭되지 않은 각 그라운드 갭은 Johnson/Graham당 신호 에너지의 3-5% 를 반사하는 임피던스 불연속성을 생성합니다.
  • ✗모든 레이어에서 동일한 전파 지연을 가정하면 마이크로스트립 (ER_EFF=3.4) 은 6.1ps/mm로 전파되고 스트립라인 (ER_EFF=4.5) 은 7.1ps/mm로 전파됩니다.레이어 간의 길이 일치에는 14% 길이 조정이 필요합니다.
  • ✗테스트 쿠폰 없이 제어 임피던스 지정 — 팹은 쿠폰 없이 임피던스를 TDR-확인할 수 없습니다.생산 시 발생하는 임피던스 장애는 진단할 수 없습니다.항상 쿠폰과 TDR 보고서를 요청하십시오.
  • ✗레이어를 추가하거나 코어 두께를 변경하지 않고 스택 업 설계를 변경하면 이전에 계산한 모든 트레이스 너비가 무효화됩니다.스택업을 변경한 후 임피던스 계산을 다시 실행하십시오.

자주 묻는 질문

제어형 임피던스란 특정 특성 임피던스 (RF의 경우 50옴, USB/PCIe의 경우 100옴 차동) 에 맞춰 PCB 트레이스를 제조하는 것을 의미합니다.전송선 이론에 따르면 트레이스 길이가 lambda/10 (FR4의 경우 1GHz에서 약 15mm) 을 초과하면 임피던스 불일치로 반사가 발생합니다.75옴 부하를 구동하는 50옴 트레이스는 신호 에너지의 20% 를 반사하므로 (VSWR 1. 5:1), 고속 인터페이스에서 아이 다이어그램 성능이 15-40% 저하됩니다.
표준 PCB 팹 (JLC, PCBWay, OshPark) 은 IPC-6012D 클래스 2에 따라 +/ -10% 제어 임피던스를 달성합니다.고급 RF 팹은 프리미엄 가격으로 +/ -5% 를 제공합니다.+/ -10% 의 50옴 트레이스는 45-55옴 범위를 제공하므로 최악의 경우 VSWR이 1. 22:1 (반사 손실 20dB) 로 나타납니다. 이는 6GHz 미만의 대부분의 RF 및 10Gbps 미만의 디지털에 적합합니다.
마이크로스트립: 아래에는 유전체가 있고 위쪽에는 에어/솔더마스크가 있는 외층 트레이스.유효 Er은 낮기 때문에 (부분적으로 공기 중의 필드) 동일한 폭에서 임피던스가 높고 전파 속도가 빠릅니다 (6.1ps/mm).스트립라인: 두 접지면 사이에 묻힌 내부 레이어 트레이스.Full Er이 적용되어 동일한 폭에서 임피던스가 낮아지고 전파 속도가 느려집니다 (7.1ps/mm).스트립라인은 존슨/그레이엄당 6-10dB 더 나은 절연 및 EMC 차폐를 제공합니다.
CPWG는 트레이스와 접지면 옆에 동일 평면의 접지 구리를 배치합니다.(1) H > 0.3mm로 인해 마이크로스트립 트레이스가 너무 넓어지는 두꺼운 기판, (2) 잘 정의된 접지가 필요한 커넥터/칩 패드에서의 RF 전환, (3) 측면 차폐가 필요한 설계에 사용하십시오.동일 평면 갭은 추가 임피던스 튜닝 파라미터를 제공합니다.CPWG는 Rogers 설계 가이드에 따른 마이크로스트립보다 +/ -3% 더 엄격한 허용 오차를 제공합니다.
조르드제비치-사카르 분산 모델에 따르면 FR4 Er은 1MHz에서 4.5-4.7에서 1GHz에서 4.2-4.4로 떨어집니다.이 9% 변동은 계산된 임피던스를 4~ 5% 정도 변화시킵니다.이 도구는 작동 주파수를 입력할 때 주파수 보정을 적용합니다.2GHz 이상의 설계의 경우 측정된 데이터시트 값을 사용하거나 엄격하게 제어되는 Er (+/ -1.5%) 이 포함된 Rogers/Isola 재료를 지정하십시오.
대칭 스트립라인은 위와 아래의 유전 높이가 동일한 두 기준 평면 사이의 중심에 트레이스가 있습니다.비대칭 스트립라인 (내부 레이어에서 일반적으로 사용됨) 은 높이가 동일하지 않습니다. 4-레이어 보드의 L2는 일반적으로 0.1mm 이상의 프리프레그이고 아래에는 1.2mm 코어가 있습니다 (12:1 비율).대칭 공식은 비대칭 지오메트리의 경우 Z0을 10-25% 과대평가합니다.정확한 계산을 위해서는 항상 올바른 모델을 선택하십시오.
t_pd = sqrt (er_eff) /c0, 여기서 c0 = 299.8 mm/ns입니다.50옴 FR4 마이크로스트립 (er_eFF 약 3.4) 의 경우 t_pd = 6.1ps/mm입니다.스트립라인 (er_eFF = 4.5) 의 경우 t_pd = 7.1ps/mm입니다.3200MT/s의 DDR4에서는 바이트 레인 내에서 10ps 미만의 스큐가 필요하므로 마이크로스트립에서는 1.6mm 길이 불일치만 허용됩니다.이 툴은 전류 지오메트리의 전파 지연을 표시하여 인터페이스 사양과 비교합니다.
해머스타드-젠슨 마이크로스트립 공식은 IEEE MTT-S 검증에 따라 일반적인 형상 (0.1 < W/H < 10, T/H < 0.2) 에서 +/ -1-2% 까지 정확합니다.스트립라인 공식은 +/ -1.5% 를 달성합니다.W/H 비율이 너무 높으면 트랜지션 및 구리 주입에 가까워지면 정확도가 떨어집니다.허용 오차 요구 사항이 +/ -3% 이상인 경우 2.5D (Polar SI9000, HyperLynx) 또는 3D EM 시뮬레이션 (CST, HFSS) 을 사용하여 계산을 보완하십시오.
예, 하지만 via는 불연속입니다.스루홀 비아에는 커패시티브 스터브 (신호 레이어 아래에 사용되지 않은 배럴) 와 임피던스를 국부적으로 이동시키는 1-2nH 인덕턴스가 있습니다.1GHz 미만에서는 일반적으로 허용됩니다.1GHz 이상: 비아-인-패드, IPC-6012E 전용 백드릴 스텁 또는 HDI 마이크로비아를 사용하십시오.대상 레이어의 레퍼런스 플레인 연속성을 보장하고 Johnson/Graham의 낮은 인덕턴스 리턴 경로를 위해 2mm 이내의 스티칭을 통해 추가하십시오.
도체 손실 (스킨 효과) +유전 손실: FR4의 50옴 1oz 마이크로스트립의 경우 — 1GHz: 0.10-0.15 dB/cm, 2.4 GHz: 0.20-0.30 dB/cm, 5GHz에서: 0.40-0.60 dB/cm.5GHz에서 10cm WiFi 트레이스를 사용할 경우 4-6dB가 손실되는데, 이는 LNA 이전에 상당히 중요한 수치입니다.로저스 RO4350B 은 이를 5GHz에서 0.08-0.12dB/cm로 줄였습니다.도구에 주파수를 입력하여 특정 지오메트리의 감쇠량을 계산하십시오.