Análise do diagrama ocular para SerDes de 10 Gbps: validando seu canal antes de girar
Um designer de PCB roteia uma faixa SerDes de 10 Gbps por um traço FR-4 de 20 cm com dois conectores. Aprenda a usar dados do parâmetro S e uma simulação de diagrama ocular para detectar um canal com falha antes de se comprometer com a fabricação.
O problema de confiar em sua ferramenta de layout
Você roteou uma faixa SerDes de 10 Gbps — um link PCIe Gen 3 ou XAUI — em um traço FR-4 de 20 cm com dois conectores SMA de montagem na borda. O DRC é verde, a impedância tem um diferencial de 100 Ω no papel e o traçado é reto com vias mínimas. Deve ficar bem, certo?
Talvez. Talvez não. A 10 Gbps, sua frequência Nyquist é de 5 GHz e o FR-4 perde aproximadamente 0,5—1 dB/cm nessa frequência, dependendo do grau específico do laminado. Uma corrida de 20 cm representa uma perda de inserção de 10 a 20 dB antes mesmo de você tocar nos conectores. Adicione dois conectores de 1—2 dB cada e você verá um canal com perda total de 12—24 dB em Nyquist — potencialmente o suficiente para colapsar completamente o olho.
A única maneira de saber com certeza, sem girar a prancha, é simular o diagrama ocular a partir dos parâmetros S medidos.
O que você precisa: um arquivo de parâmetros S de 2 portas
Antes de abrir a ferramenta de diagrama ocular, capture a resposta do canal com um VNA. O arquivo deve ser:
- Formato: Touchstone .s2p (2 portas)
- Faixa de frequência: 10 MHz a pelo menos 15 GHz (3 × a taxa de dados é uma boa regra)
- Pontos: 1001 ou mais, com espaçamento logarítmico ou linear, ambos funcionam
- Impedância de referência de porta: 50 Ω de extremidade única (o diferencial de 100 Ω para um par diferencial requer um .s4p de 4 portas ou uma medição de 2 portas do modo misto S21)
| Parâmetro S | O que ele diz | Limite típico (10 Gbps) |
|---|---|---|
| Magnitude S21 a 5 GHz | Perda de inserção em Nyquist | Melhor que −15 dB |
| Magnitude S11 em DC—5 GHz | Perda de retorno/incompatibilidade de impedância | Melhor que −10 dB |
| Variação do atraso de grupo | Risco de interferência entre símbolos | Menos de 50 ps pk-pk |
Configurando a ferramenta de diagrama ocular
Faça o upload do arquivo.s2p para a [ferramenta Eye Diagram] (/tools/eye-diagram) e configure estes parâmetros:
| Parâmetro | Valor | Motivo |
|---|---|---|
| Taxa de dados | 10e9 bps (10 Gbps) | Corresponde à taxa de link SerDes |
| Comprimento do PRBS | PRBS-15 | Padrão para testes BER; longo o suficiente para enfatizar o ISI |
| Amostras por interface do usuário | 64 | Boa resolução de tempo sem computação excessiva |
| Variação da tensão de entrada | Diferencial de 800 mVpp | Oscilação típica do SERDES TX |
| Tempo de subida/descida | 35 ps (10— 90%) | Típico para um driver 10G TX |
Lendo os resultados: aberto versus fechado
Um olho saudável a 10 Gbps deve mostrar:
“BLOCO MATEMÁTICO_0"
“BLOCO MATEMÁTICO_1"
A ferramenta relata esses números diretamente. Como um guia aproximado:
| Altura dos olhos | Largura dos olhos | Veredicto |
|---|---|---|
| > 200 mV | > 0,5 UI | Passe — margem confortável |
| 100—200 mV | 0,35—0,5 UI | Marginal — use equalização |
| < 100 mV | < 0,35 UI | Falha — canal com muitas perdas |
O que fazer quando o olho está fechado
Opção 1: reduzir o comprimento do traço. A solução mais simples. Se você puder redirecionar para 12 cm em vez de 20 cm, recuperará aproximadamente 4—8 dB de perda de inserção. Simule novamente para confirmar. Opção 2: Mude para um laminado de baixa perda. A mudança do FR-4 padrão para um laminado de perda média, como o Isola 370HR ou o Panasonic Megtron 6, reduz a perda a 5 GHz em 30— 50%. A [Calculadora de impedância controlada] (/calculators/pcb/controlled-impedance) pode ajudá-lo a verificar se as novas dimensões de empilhamento mantêm sua meta de 100 Ω. Opção 3: Adicione um equalizador CTLE ou DFE. A maioria dos SerDes PHYs 10G tem um equalizador linear de tempo contínuo (CTLE) com pico ajustável. Um CTLE com 6 dB de pico a 5 GHz pode resgatar canais com perda de inserção de até −22 dB. Execute a simulação novamente com a função de transferência CTLE aplicada para ver o olho equalizado. Opção 4: desembutir os conectores. Se sua medição de VNA incluir lançamentos de luminárias ou conectores que você não está usando no design final, desencaixe-os. Mesmo 1 dB de recuperação de perda artificial pode mover um olho marginal para a zona de passagem.Uma nota sobre Via Stub Resonance
Um modo de falha que a simulação do parâmetro S detecta, mas as verificações de layout erram completamente: via ressonância de esboço. Um orifício de passagem em uma placa de 1,6 mm com um talão de 0,8 mm ressoa em aproximadamente:
“BLOCO MATEMÁTICO_2”
Isso está bem acima de 5 GHz, então uma via padrão é adequada. Mas um talão de 3,2 mm (comum se você passar pelo meio de um painel traseiro espesso) ressoa perto de 12 GHz, adicionando um entalhe que corta o olho. A [Calculadora Via Stub Resonance] (/calculators/pcb/via-stub-resonance) sinalizará isso antes mesmo de você capturar os parâmetros S.
Antes de enviar os arquivos para o Fab
A ferramenta de diagrama ocular transforma uma verificação intuitiva do layout em uma decisão quantitativa de aprovação/reprovação. Faça o upload do .s2p medido, insira os parâmetros do link e veja dois números: altura e largura dos olhos. Se ambos estiverem na zona verde, comprometa-se. Caso contrário, você sabe exatamente qual botão girar antes de gastar dinheiro em uma rodada de tabuleiro.
[Execute a simulação do diagrama ocular] (/tools/eye-diagram)
Artigos Relacionados
S-Parameter De-embedding: Removing Fixture Connectors from VNA Measurements
A practical walkthrough of the S-parameter analysis pipeline: viewing raw VNA data, identifying connector response, applying time gating to isolate a PCB trace DUT, checking passivity, and cascading a de-embedding file to get clean trace-only S-parameters.
1 de mar. de 2026
EMC / CompliancePredicting Radiated Emissions Before FCC Testing: A PCB Engineer's Walkthrough
A hardware startup's SBC fails FCC Part 15 Class B pre-compliance on the first scan. Follow the analysis in the EMI Radiated Emissions Estimator to identify the dominant sources, predict which harmonics will hit the limit, and verify that three targeted design changes bring the 95th-percentile emission below the FCC threshold.
1 de mar. de 2026
PCB DesignFDTD Via Simulation: Why Your 10 Gbps Signal Hates Via Stubs
A step-by-step guide to running an FDTD simulation of a through-via transition in FR-4. Covers how to set up the simulation, interpret S11/S21 results, understand stub resonance frequency, and decide when back-drilling is worth the cost.
1 de mar. de 2026