Estabilidade do conversor SMPS Buck: ajuste de Monte Carlo

O problema com valores de componentes “bons o suficiente”

Você fez a matemática do estado estacionário. Seu conversor buck de 12 V → 5 V, 2 A produz a tensão de saída correta, a ondulação do indutor está dentro das especificações e o capacitor de saída mantém a tensão de ondulação baixa. No papel, parece limpo.

O controle do modo de tensão com um compensador Tipo III tem sete parâmetros ajustáveis, e a análise do estado estacionário não diz nada sobre a estabilidade do circuito. Antes de girar placas, você precisa da margem de fase e da margem de ganho — e você precisa saber como o circuito se comporta quando as peças chegam com 20% de desconto nominal ou quando alguém troca o capacitor de saída para reduzir o custo um ano depois.

É para isso que serve o Analisador de estabilidade do circuito de controle SMPS.

Configurando o design nominal

O design é um trilho de gateway de IoT: 12 V de entrada, 5 V de saída, 2 A. Estes são os valores padrão da ferramenta:

O analisador constrói a planta a partir do modelo de valor médio do espaço estadual — incluindo o ESR zero e o amortecimento da carga da ressonância LC — e relata: Confortavelmente dentro das metas usuais de margem de fase de 45° e margem de ganho de 10 dB. O crossover está em 13,7% de $F_{sw}$, bem abaixo de $F_{sw}/2$ — a ferramenta só relata margens quando o crossover está abaixo de $F_{sw}/2$, porque acima dele nem o modelo médio nem o conversor real se comportam como um loop linear.

O pólo duplo LC e o ESR Zero

O filtro de saída coloca um pólo duplo em

onde a fase da planta se dirige para −180°. Os dois zeros do compensador Tipo III em 500 Hz e 1500 Hz o envolvem e recuperam a fase antes do cruzamento; os dois pólos a 20 kHz e 50 kHz aumentam o ganho novamente acima dele.

O ESR do capacitor adiciona um zero próprio:

Isso está quase exatamente no crossover. No cruzamento, ele contribui com cerca de 43° de aumento de fase — atan (13,66/14,47) — e esse design depende disso.

Executando o Monte Carlo

Configure as tolerâncias:

O rendimento é a parcela de ensaios com margem de fase ≥ 45° e margem de ganho ≥ 10 dB. Resultado: O design é robusto. A sensibilidade individual classifica os parâmetros de acordo com o quanto cada um distribui a margem de fase por si só: ESR 4,3°, capacitância 2,1°, indutância 0,5°, carga 0,1°. O ESR é o que mais importa, porque o loop depende do ESR zero.

Onde ela realmente quebra: a redução do custo da cerâmica

Um ano após o lançamento, alguém substitui o eletrolítico de 220 µF por 220 µF de MLCCs — menor, mais barato e com menor ondulação. Modele configurando o ESR para 5 mΩ e deixando o compensador sozinho:

O ESR zero passou de 14,5 kHz para 145 kHz, muito acima do crossover, e levou consigo cerca de 33° de margem de fase. Nominalmente, o circuito ainda está estável, mas menos da metade das placas atingem 45°, e as piores soam com força após uma etapa de carga. Nada sobre o capacitor “melhor” parece perigoso em uma análise de BOM.

A correção: reajuste o compensador, não as peças

Com o ESR zero eliminado, o compensador precisa fornecer essa fase sozinho. Mova os zeros para mais perto do pólo LC e o primeiro pólo para fora do caminho:

O crossover cai um pouco, de 11 para 9,7 kHz, e cada teste passa de 45°. A dispersão também se contrai (σ = 1,3° contra 4,8° para o projeto eletrolítico) porque o circuito não depende mais de um parâmetro de componente tão solto quanto o ESR.

O que assistir no Bode Plot

A posição do zero do ESR. Se estiver perto do cruzamento, o design depende disso. Documente o tipo de capacitor e a faixa de ESR nas notas da BOM para que uma redução de custo não possa trocá-lo silenciosamente. O RHP zero. Um conversor buck no modo de voltagem não tem nenhum. Mude a topologia para boost ou buck-boost e o analisador adiciona o zero do meio-plano direito em $D'^2R/(DL)$, o que limita o cruzamento que você pode alcançar e diminui à medida que a corrente de carga aumenta. Margem de ganho e o limite de $F_{sw}/2$. Pressione K para cima o suficiente e o ganho do loop ainda estará acima de 0 dB na metade da frequência de comutação. O analisador então não relata nenhuma margem e diz o porquê, em vez de citar números de um modelo que não se aplica mais.

Resumo

O design padrão do buck é robusto: 77,3° de margem de fase e 100% de rendimento de Monte Carlo com capacitores de ± 20%. O risco não é a tolerância da parte que você escolheu — é a parte que alguém escolhe mais tarde. Um capacitor de saída de cerâmica reduz o rendimento para 44,9% com o mesmo compensador. Um reajuste de dois minutos restaura 59° e 100% de rendimento.

Execute o Monte Carlo em todas as opções de capacitores com as quais você possa construir, não apenas na BOM de hoje.

Atualizado 2026-09-19. Uma versão anterior deste artigo citou um crossover de 8 kHz, margem de fase de 52° e um rendimento de Monte Carlo de 71% para o projeto padrão; o analisador não produz esses números. Os números acima vêm da ferramenta atual. Analisador de estabilidade do circuito de controle SMPS