Comms

Calculadora de temporização da interface de áudio I2S

Calcule o relógio de bits I2S (BCLK), o relógio de palavras (LRCLK/WCLK) e a taxa de dados para interfaces de áudio em qualquer taxa de amostragem, profundidade de bits e contagem de canais.

Loading calculator...

Fórmula

BCLK = F_s \times N_{bits} \times N_{ch}

Referência: Philips I2S Bus Specification, 1996

Fs— Taxa de amostragem (kHz)

Nbits— Profundidade de bits por amostra (bits)

Nch— Número de canais

BCLK— Frequência de relógio de bits (Hz)

Como Funciona

Esta calculadora determina as frequências do relógio I2S e as relações de tempo para interfaces de áudio digital. Engenheiros de áudio e desenvolvedores incorporados o usam para configurar DACs, ADCs e codecs de áudio de acordo com a especificação Philips I2S (agora NXP). O I2S usa 3 sinais: dados seriais (SD), relógio de bits (BCLK/SCK) e seleção de palavras (WS/LRCLK). A relação fundamental é: BCLK = sample_rate x bits_per_channel x canais. Para áudio com qualidade de CD (44,1 kHz, estéreo de 16 bits): BCLK = 44100 x 16 x 2 = 1,4112 MHz. O relógio mestre (MCLK) normalmente tem 256x ou 512x a taxa de amostragem, fornecendo referência PLL interna. A especificação do barramento I2S é definida no documento original da Philips Semiconductors 'Especificação do barramento I2S' (fevereiro de 1986, revisado em junho de 1996), agora mantido pela NXP Semiconductors. Os requisitos de taxa de amostragem de áudio e profundidade de bits para aplicações profissionais são regidos pelo AES3-2009 (padrão AES para áudio digital — interface de entrada e saída digital) e IEC 60958-1 (interface de áudio digital). A 96 kHz/24 bits, BCLK = 96000 x 24 x 2 = 4,608 MHz e MCLK = 96000 x 256 = 24,576 MHz. De acordo com a especificação I2S, os dados devem ser estáveis para t_setup >= 10 ns antes da borda ascendente do BCLK e t_hold >= 10 ns depois - a 12,288 MHz BCLK, o meio período de 81,4 ns fornece margem de 8x.

Exemplo Resolvido

O design de um reprodutor de áudio de alta resolução usa um DAC PCM5242 em estéreo de 192 kHz/32 bits com um mestre FPGA. De acordo com a especificação Philips I2S: BCLK = 192000 x 32 x 2 = 12,288 MHz. MCLK = 192000 x 256 = 49,152 MHz (cristal de relógio de áudio padrão). Seleção de palavras (LRCLK) = taxa de amostragem = 192 kHz. Verifique o tempo no PCM5242: t_su_data = 5 ns necessários, t_hd_data = 5 ns necessários. Período BCLK = 81,4 ns, meio período = 40,7 ns. Tempo de configuração disponível = 40,7 - 10 ns (FPGA clock-to-out) = 30,7 ns, fornecendo margem de 6x acima do requisito de 5 ns. Taxa de dados = 192000 x 32 x 2 = 12,288 Mbps por canal, 24,576 Mbps no total.

Dicas Práticas

✓De acordo com o AES-6iD-2006, use cristais de relógio de áudio dedicados (49,152 MHz, 24,576 MHz, 22,5792 MHz) para taxas de amostragem que sejam múltiplos de 48 kHz ou 44,1 kHz
✓Para operação no modo mestre, gere primeiro o MCLK e, em seguida, derive o BCLK e o LRCLK de forma síncrona para eliminar a instabilidade no cruzamento do domínio do relógio
✓Mantenha comprimentos de traço I2S abaixo de 15 cm para BCLK > 6 MHz para manter as margens de configuração/retenção - adicione terminação da série 33 Ohm para tiragens mais longas

Erros Comuns

✗Usando cristal de 24 MHz para áudio de 48 kHz (produz 24/256 = 93,75 kHz, erro de 95%) - use cristal de 12,288 MHz para exatamente 48 kHz (12,288/256 = 48.000 kHz)
✗Taxa MCLK incompatível entre mestre e escravo - a maioria dos DACs exige exatamente 256x ou 512x, não proporções arbitrárias
✗Roteamento de BCLK e LRCLK como sinais de extremidade única em cabos >30 cm - use LVDS ou par trançado para evitar oscilações induzidas por interferência acima de 50 ps

Perguntas Frequentes

Qual é a frequência típica do MCLK?

256 vezes ou 512 vezes a taxa de amostragem na maioria das folhas de dados DAC/codec. Para 48 kHz: MCLK = 12,288 MHz (256x) ou 24,576 MHz (512x). Para 44,1 kHz: MCLK = 11,2896 MHz (256x) ou 22,5792 MHz (512x). Alguns dispositivos suportam 128x para operação com baixo consumo de energia, reduzindo o MCLK para 6,144 MHz a 48 kHz.

Como a profundidade de bits afeta o tempo do I2S?

O BCLK é dimensionado diretamente com a profundidade de bits. Em estéreo de 48 kHz: 16 bits requerem BCLK = 1.536 MHz, 24 bits requerem 2.304 MHz, 32 bits requerem 3.072 MHz. Profundidades de bits maiores aumentam a taxa de dados e a EMI, exigindo um roteamento cuidadoso do PCB - 32 bits a 192 kHz geram bordas de clock de 12,288 MHz com tempos de aumento de 2-3 ns.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

USB-UART Adapter

USB to serial adapter for protocol debugging and flashing

Amazon →

USB Logic Analyzer

8-channel USB logic analyzer for capturing digital bus traffic

Amazon →

Calculadoras relacionadas

Comms

Cronometragem SPI

Calcule os parâmetros de temporização do barramento SPI, incluindo período de bits, tempo de quadro, frequência máxima de clock limitada pela capacitância de rastreamento e taxa de variação do sinal

Comms

Taxa de transmissão UART

Calcule o tempo de quadro UART, a taxa de transferência e o divisor de registro USART BRR a partir da taxa de transmissão, formato de dados e frequência do relógio MCU. Identifique o erro da taxa de transmissão para uma comunicação serial confiável.

Signal

ADICIONAR SNR E ENOB

Calcule a relação sinal/ruído do conversor analógico para digital, o número efetivo de bits (ENOB) e SFDR, incluindo efeitos de oscilação de abertura

Comms

Pull-Up I2C

Calcule os valores do resistor pull-up I2C para os modos Padrão (100 kHz), Rápido (400 kHz) e Fast-Plus (1 MHz). Deriva a resistência mínima, máxima e recomendada da tensão de alimentação e da capacitância do barramento de acordo com o NXP UM10204.