Skip to content
RFrftools.io

Construtor de Camadas PCB

Construa sua placa camada por camada e calcule a impedância controlada para qualquer trilha — microstrip, stripline, pares diferenciais ou guia de onda coplanar.

⠇⠇SMSoldermask (top)
mm
⠇⠇CuL1 — Signal
⠇⠇PPPrepreg
mm
⠇⠇CuL2 — Ground
⠇⠇CoreCore — FR4
mm
⠇⠇CuL3 — Power
⠇⠇PPPrepreg
mm
⠇⠇CuL4 — Signal
⠇⠇SMSoldermask (bottom)
mm
1.555 mm0.0250Soldermask (top)1 ozL1 — Signal0.100Prepreg0.5 ozL2 — Ground1.200Core — FR40.5 ozL3 — Power0.100Prepreg1 ozL4 — Signal0.0250Soldermask (bottom)

Trace Specification

Results

Configure trace parameters and run the calculation to see results.

Como Funciona a Impedância Controlada

Um empilhamento de PCB define cada camada de sua placa — cobre, dielétrica e máscara de solda — e controla o ambiente elétrico pelo qual os sinais trafegam. Quando um sinal de alta velocidade ou de RF se propaga ao longo de um traço, ele se comporta como uma linha de transmissão: ele tem uma impedância característica Z․ determinada inteiramente pela geometria e pelas propriedades do material ao seu redor. Os quatro parâmetros principais que definem Z․ são: • Largura do traço (W) — traços mais largos, menor impedância • Altura dielétrica (H) — a distância até o plano de referência mais próximo; maior H aumenta a impedância • Espessura do condutor (T) — cobre mais espesso reduz ligeiramente a impedância por meio da correção efetiva da largura • Permissividade relativa (θ) — maior δdiminui tanto a Z․ quanto a velocidade de propagação Para uma microfita (camada externa, traço na parte superior), o campo existe parcialmente no dielétrico e parcialmente no ar acima, fornecendo um αefetivo entre 1 e o valor do substrato. Para uma linha de faixa (camada interna, totalmente enterrada), o campo está inteiramente dentro do dielétrico, então ρ_eff é igual ao valor total e o atraso de propagação é maior. O ρdo FR4 não é uma constante — ele varia de ~ 4,6 a 1 MHz a ~ 4,2 a 5 GHz devido à absorção de umidade e ao modelo de dispersão de Djordjevic-Sarkar. Os materiais Rogers, como o RO4350B, são especificados em 3,48 ± 0,05 de 1 a 10 GHz, e é por isso que eles são preferidos acima de 2 GHz. O atraso de propagação (t_pd) é o seguinte: t_pd = √θ_eff/c․ ≈ 6,2 ps/mm para microfita FR4 padrão a 50 Ω. Para DDR4 a 1,6 GT/s, uma incompatibilidade de comprimento de 10 mm causa uma inclinação de aproximadamente 62 ps — significativa em relação à interface de usuário de ~ 312 ps. A impedância controlada é especificada no desenho de fabricação como uma nota (por exemplo, “50 Ω ± 10% em L1/L4 por IPC-2141A”) e a fábrica a mede em um cupom. O padrão JLC de 4 camadas atinge ± 10%; processos avançados atingem ± 5%.

Exemplo Prático

Problema
Você está projetando um front-end WiFi 2,4 GHz em uma placa JLC padrão de 4 camadas (1,6 mm total, FR4, 1 oz cobre externo). A trilha RF na L1 deve ser 50 Ω. Que largura de trilha você precisa?
Solução
O JLC padrão de 4 camadas usa 0,1 mm de pré-impregnado entre L1 e L2. L2 é o plano de referência de terra. O peso do cobre é 1 oz (34,8 µm).

Para microstrip em FR4 com H = 0,100 mm, T = 0,035 mm, εᵣ = 4,5, a fórmula Hammerstad-Jensen dá Z₀ ≈ 44 Ω com W = 0,200 mm. Usando a função Resolver com Z₀ alvo = 50 Ω → largura resolvida ≈ 0,158 mm (εᵣ_eff ≈ 3,39).

Atraso de propagação: t_pd = √3,39 / 299,8 ≈ 6,13 ps/mm. Uma trilha de alimentação de antena de 25 mm adiciona ~153 ps.

Nota de fabricação: “Microstrip L1/L4: W = 0,16 mm, Z₀ = 50 Ω ±10%, conforme IPC-2141A. Rotear sobre planos de terra sólidos L2/L3.”

Dicas Práticas

  • ✓Sempre confirme o empilhamento real da sua fábrica antes de projetar. JLC, PCBway e OSHpark publicam suas espessuras dielétricas e valores exatos — não presuma números FR4 genéricos.
  • ✓Use 1 onça de cobre nas camadas de sinal para um controle de impedância mais rígido. 2 onças aumentam a largura efetiva do traço e deslocam Z․ em 3—5 Ω para uma determinada largura de layout.
  • ✓Traços controlados por impedância de rota em planos de referência contínuos. Qualquer fenda, recorte ou via antípedes no plano de referência diretamente abaixo do traçado perturba o caminho da corrente de retorno e degrada a impedância em 10— 30%.
  • ✓Adicione uma folga de 3 mil ao redor dos traços de controle de impedância na barreira de vazamento de cobre. Um vazamento de cobre vizinho com o mesmo potencial do plano de referência pode atuar como um escudo de solo — útil para o CPWG.
  • ✓Para pares diferenciais (USB, PCIe, HDMI, Ethernet), mantenha o espaçamento do traçado constante em toda a rota, inclusive nas vias e conectores. Mesmo um segmento curto de espaçamento maior aumenta o Zdiff e degrada a perda de retorno.
  • ✓Em frequências de GHz, use materiais FR4-HF, Isola I-Speed ou Rogers. A tangente de perda FR4 padrão (tan δ ≈ 0,020) causa atenuação de 0,5 a 1,5 dB/cm a 5 GHz — significativa para traços mais longos.
  • ✓Sempre inclua uma nota de impedância controlada e um cupom de impedância em seu pacote Gerber. Sem um cupom, a fábrica não pode verificar a conformidade e você não tem rastreabilidade se ocorrerem falhas.
  • ✓Verifique o efeito da máscara de solda: uma camada de máscara de solda de 25 µm sobre uma microfita reduz Z․ em ~1—2 Ω. Use o modo Microstrip incorporado nesta ferramenta para modelá-la com precisão.

Erros Comuns

  • ✗Usando o valor errado de ε. O FR4 normalmente é especificado em 1 MHz (ε ≈ 4,6), mas você deve usar o valor dependente da frequência. Em 1 GHz, é de ~ 4,4; em 5 GHz, é de ~ 4,2. Usar 4,5 a 5 GHz adiciona ~ 3% de erro Z․.
  • ✗Colocar um traçado de impedância controlada em uma camada interna e usar Symmetric Stripline quando a geometria é realmente assimétrica. O JLC de 4 camadas tem 0,1 mm de pré-impregnação acima de L2 e núcleo de 1,2 mm abaixo — use Asymmetric Stripline para L2.
  • ✗Esquecendo que a espessura do cobre muda a impedância. A mudança de cobre externo de 0,5 onça para 1 onça em uma microfita de 50 Ω altera a largura resolvida em ~ 15 µm — relevante quando é necessária uma tolerância rígida de ± 5%.
  • ✗Executando traços com controle de impedância por meio de campos sem costurar bases. Cada lacuna não costurada no plano de referência introduz uma descontinuidade de impedância local que reflete a energia de volta para a fonte.
  • ✗Supondo que o atraso de propagação seja o mesmo em todas as camadas. Uma microfita externa (ρ_eff ≈ 3,4) se propaga a ~ 6,1 ps/mm, enquanto uma faixa simétrica (ρ_eff = 4,5) se propaga a ~ 7,1 ps/mm. A correspondência de comprimento entre as camadas exige a contabilização dessa diferença de ~ 14%.
  • ✗Especificar a impedância controlada sem um cupom. Sem um cupom de teste no painel, a fábrica não pode verificar sua impedância por TDR e quaisquer falhas de produção relacionadas à impedância não podem ser diagnosticadas.
  • ✗Alterando o design intermediário da pilha de camadas e esquecendo de atualizar os cálculos de impedância. Se você adicionar uma camada ou alterar a espessura do núcleo, todas as larguras de traço calculadas anteriormente não serão mais válidas.

Perguntas Frequentes

Impedância controlada significa projetar e fabricar um traço de PCB para ter uma impedância característica específica Z․ - normalmente 50 Ω para RF/micro-ondas ou diferencial de 100 Ω para interfaces digitais. Em baixas frequências, a integridade do sinal é dominada pela resistência; em altas frequências (aproximadamente acima de 100 MHz ou quando o comprimento do traço excede 1/10 do comprimento de onda do sinal), o traço se comporta como uma linha de transmissão. Se a impedância de rastreamento não corresponder à fonte e à carga, parte do sinal é refletida de volta, causando zumbido, redução da abertura ocular e degradação da integridade do sinal.
A maioria das fábricas de PCB padrão (JLC, PCBway, OSHpark) podem atingir ± 10% de impedância controlada. Processos avançados ou fábricas de placas de RF dedicadas oferecem ± 5%. Para trabalhos de RF a 2,4 GHz, ± 10% geralmente é aceitável — um traço de 50 Ω a ± 10% fornece 45—55 Ω, resultando em um VSWR no pior caso de cerca de 1,22:1 (perda de retorno de ~ 20 dB). Para produção de ondas milimétricas ou de alto volume, solicite ± 5% e verifique com cupons de medição TDR.
Microstrip é um traço na camada externa do PCB, com dielétrico abaixo e ar (ou máscara de solda) acima. Como parte do campo está no ar (θ= 1), a permissividade efetiva é menor e a impedância é maior para uma determinada largura. Stripline é um traço em uma camada interna, totalmente cercada por material dielétrico. O campo inteiro está no dielétrico, proporcionando uma maior efetividade, uma propagação mais lenta e mais atenuação. O Stripline oferece melhor isolamento e proteção contra interferências externas; o microstrip é mais simples de fabricar e diagnosticar.
O CPWG coloca cobre retificado coplanar com o traço em ambos os lados, além do plano de solo abaixo. Essa combinação permite um controle rígido da impedância com um substrato mais espesso (útil quando você precisa do plano de referência distante) e fornece proteção lateral. É comumente usado em projetos de PCB de RF, onde o plano de referência do solo está a mais de 0,3 mm de distância, ou para transições em torno de conectores e chips pads, onde você precisa de uma referência de aterramento bem definida próxima ao sinal. A distância da lacuna coplanar g é um parâmetro de ajuste adicional ao lado da largura do traço.
O FR4 padrão tem θ≈ 4,5—4,7 a 1 MHz, caindo para aproximadamente 4,2—4,4 a 1 GHz e 4,0—4,2 a 5 GHz. Isso é modelado pela equação de dispersão de Djordjevic-Sarkar. A variação é causada pelo relaxamento dos dipolos do polímero epóxi em frequências mais altas. Essa ferramenta aplica esse modelo de dispersão quando você insere uma frequência no campo “Frequência (GHz)” — os valores de μexibidos são corrigidos pela frequência. Para projetos acima de 2 GHz, use valores de folha de dados medidos ou escolha laminados de baixa perda (Rogers, Isola I-Speed) com um ε bem especificado.
A faixa simétrica tem o traçado centrado exatamente entre dois planos de referência, com altura dielétrica igual acima e abaixo. A fórmula é simples e a impedância é a mesma se você girar a placa. A faixa assimétrica tem alturas desiguais acima e abaixo do traço. Esse é o caso comum do mundo real para camadas internas — em uma placa de 4 camadas, o L2 fica 0,1 mm abaixo de L1 (o pré-impregnado) e 1,2 mm acima de L3 (o núcleo), o que o torna altamente assimétrico. Para geometrias assimétricas com proporções de altura acima de 2:1, sempre selecione 'Asymmetric Stripline' — a fórmula simétrica superestima Zem 10— 25% nesses casos.
Atraso de propagação t_pd = √θ_eff/c․, onde c․ = 299,8 mm/ns. Para uma microfita FR4 de 50 Ω (θ_eff ≈ 3,4), t_pd ≈ 6,1 ps/mm. Para listras (θ_eff = 4,5), t_pd ≈ 7,1 ps/mm. O DDR4 a 3200 MT/s tem um intervalo de unidade de 312 ps; o PCIe Gen 3 requer inclinação abaixo de ± 20 ps dentro de um par diferencial. Uma incompatibilidade de comprimento de traço de 10 mm na microfita FR4 introduz uma inclinação de aproximadamente 61 ps — o suficiente para violar as margens de tempo do DDR4. O valor de “Atraso de propagação” nessa ferramenta é mostrado para a geometria atual e pode ser comparado diretamente à especificação da sua interface.
A fórmula de forma fechada Hammerstad-Jensen para microfita tem precisão de ± 1— 2% para geometrias típicas de PCB (0,1 ≤ W/H ≤ 10, T/H < 0,2). As fórmulas da Stripline têm uma precisão de ± 1,5%. Os erros aumentam em proporções W/H extremas (traços muito estreitos ou muito largos), em transições ou próximos por meio de almofadas e vazamentos de cobre. Para projetos em que a tolerância à impedância é crítica (± 3% ou mais), complemente esses cálculos com simulação EM 2.5D ou 3D (por exemplo, HyperLynx, CST ou OpenEMS). Para trabalhos padrão de tolerância de fabricação de ± 10%, o Hammerstad-Jensen é totalmente adequado.
Sim, mas a via é uma descontinuidade. Uma via de passagem tem um talão capacitivo (o cano inferior não utilizado) e uma seção indutiva que muda a impedância localmente. Para frequências abaixo de ~ 1 GHz, isso geralmente é aceitável com vias padrão. Acima de 1 GHz, use vias de perfuração traseira (profundidade controlada) ou microvias em placas HDI para minimizar o talão. Certifique-se também de que o plano de referência siga o traçado do sinal na camada de destino — se L1 usar L2 como base, após a transição para L3, a referência deve ser L2 ou L4, com uma costura próxima para fornecer um caminho de retorno de baixa impedância.
A perda do condutor (efeito cutâneo) e a perda dielétrica juntas definem a atenuação total. Para uma microfita de cobre de 50 Ω 1 oz no FR4 padrão em frequências comuns: a 1 GHz ≈ 0,10—0,15 dB/cm; a 2,4 GHz ≈ 0,20—0,30 dB/cm; a 5 GHz ≈ 0,40—0,60 dB/cm. Um traço WiFi de 10 cm a 5 GHz pode perder de 4 a 6 dB, o que é significativo antes do seu LNA. Insira uma frequência no campo “Frequência (GHz)” nesta ferramenta para calcular a atenuação do condutor e dielétrica separadamente para sua geometria e material específicos.