Augendiagrammanalyse für 10-Gbit/s-SerDes: Validierung Ihres Kanals vor dem Spin
Ein PCB-Designer leitet eine 10-Gbit/s-SerDes-Spur über eine 20-cm-FR-4-Leiterbahn mit zwei Steckverbindern. Erfahren Sie, wie Sie mithilfe von S-Parameter-Daten und einer Augendiagramm-Simulation einen defekten Kanal erkennen können, bevor Sie sich für die Fertigung entscheiden.
Das Problem mit dem Vertrauen in Ihr Layout-Tool
Sie haben eine 10-Gbit/s-SerDes-Lane — eine PCIe Gen 3- oder XAUI-Verbindung — über eine 20-cm-FR-4-Trace mit zwei Edge-Mount-SMA-Anschlüssen geleitet. Der DRC ist grün, die Impedanz beträgt auf dem Papier eine Differenz von 100 Ω, und die Leiterbahn ist gerade und weist nur minimale Durchkontaktierungen auf. Sollte in Ordnung sein, oder?
Vielleicht. Vielleicht nicht. Bei 10 Gbit/s beträgt Ihre Nyquist-Frequenz 5 GHz, und FR-4 verliert bei dieser Frequenz je nach Laminatqualität etwa 0,5—1 dB/cm. Ein Lauf von 20 cm entspricht einer Einfügedämpfung von 10—20 dB, noch bevor Sie die Stecker überhaupt berührt haben. Fügen Sie zwei Stecker mit jeweils 1—2 dB hinzu und Sie haben einen Kanal mit einer Gesamtdämpfung von 12—24 dB bei Nyquist — möglicherweise genug, um das Auge vollständig zusammenzubrechen.
Die einzige Möglichkeit, das mit Sicherheit herauszufinden, ohne ein Brett zu drehen, besteht darin, das Augendiagramm anhand der gemessenen S-Parameter zu simulieren.
Was Sie benötigen: Eine 2-Port-S-Parameter-Datei
Erfassen Sie die Reaktion Ihres Kanals mit einem VNA, bevor Sie das Augendiagramm-Tool öffnen. Die Datei sollte wie folgt lauten:
- Format: Touchstone .s2p (2 Anschlüsse)
- Frequenzbereich: 10 MHz bis mindestens 15 GHz (eine gute Regel ist das Dreifache der Datenrate)
- Punkte: 1001 oder mehr, mit logarithmischem Abstand oder linearem Abstand, beide funktionieren
- Port-Referenzimpedanz: 50 Ω, einseitig (eine 100-Ω-Differenz für ein Differentialpaar erfordert eine Messung vom Typ .s4p mit 4 Anschlüssen oder eine Messung mit 2 Anschlüssen für den S21 im gemischten Modus)
| S-Parameter | Was er Ihnen sagt | Typischer Grenzwert (10 Gbit/s) |
|---|---|---|
| Magnitude S21 bei 5 GHz | Einfügedämpfung bei Nyquist | Besser als −15 dB |
| Magnitude S11 bei DC—5 GHz | Rückflussdämpfung/Impedanzfehlanpassung | Besser als −10 dB |
| Schwankung der Gruppenverzögerung | Interferenzrisiko zwischen Symbolen | Weniger als 50 ps pk-pk |
Das Eye Diagram Tool einrichten
Laden Sie Ihre S2P-Datei in das [Eye Diagram Tool] (/tools/eye-diagram) hoch und konfigurieren Sie die folgenden Parameter:
| Parameter | Wert | Grund |
|---|---|---|
| Datenrate | 10e9 bps (10 Gbps) | Entspricht der SerDes-Verbindungsrate |
| PRBS-Länge | PRBS-15 | Standard für BER-Tests; lang genug, um ISI zu belasten |
| Stichproben pro Benutzeroberfläche | 64 | Gute Zeitauflösung ohne übermäßigen Rechenaufwand |
| Eingangsspannungsschwankung | 800 mVpp Differenz | Typischer SERDES-TX-Schwenk |
| Anstiegs-/Abfallzeit | 35 ps (10— 90%) | Typisch für einen 10G-TX-Treiber |
Ergebnisse lesen: Offen oder geschlossen
Ein gesundes Auge bei 10 Gbit/s sollte Folgendes anzeigen:
„MATHBLOCK_0“
„MATHEMATISCHER BLOCK_1“
Das Tool meldet diese Zahlen direkt. Als grobe Richtlinie:
| Augenhöhe | Augenbreite | Urteil |
|---|---|---|
| > 200 mV | > 0,5 UI | Pass — komfortabler Spielraum |
| 100—200 mV | 0,35—0,5 UI | Marginal — Entzerrung verwenden |
| < 100 mV | < 0,35 UI | Ausfall — Kanal ist zu verlustbehaftet |
Was ist zu tun, wenn das Auge geschlossen ist
Option 1: Leiterbahnlänge reduzieren. Die einfachste Lösung. Wenn Sie das Routing auf 12 cm statt 20 cm umleiten können, werden Sie eine Einfügedämpfung von ca. 4—8 dB ausgleichen. Zur Bestätigung erneut simulieren. Option 2: Wechseln Sie zu einem Laminat mit geringerem Verlust. Durch die Umstellung von Standard-FR-4 auf ein Laminat mit mittlerer Dämpfung wie Isola 370HR oder Panasonic Megtron 6 wird der Verlust bei 5 GHz um 30— 50% reduziert. Mit dem [Rechner für kontrollierte Impedanz] (/calculators/pcb/controlled-impedanz) können Sie überprüfen, ob die neuen Abmessungen des Lacks Ihrem 100-Ω-Ziel entsprechen. Option 3: Fügen Sie einen CTLE- oder DFE-Equalizer hinzu. Die meisten 10G-SerDes-PHYs verfügen über einen kontinuierlichen linearen Equalizer (CTLE) mit einstellbarem Peaking. Ein CTLE mit einem Spitzenwert von 6 dB bei 5 GHz kann Kanäle mit einer Einfügedämpfung von bis zu -22 dB retten. Führen Sie die Simulation erneut aus, wobei die CTLE-Übertragungsfunktion angewendet wird, um das ausgeglichene Auge zu sehen. Option 4: Trennen Sie die Stecker. Wenn Ihre VNA-Messung Geräteeinführungen oder Anschlussflächen beinhaltet, die Sie im endgültigen Design nicht verwenden, entfernen Sie diese. Selbst ein künstlicher Verlustausgleich von 1 dB kann dazu führen, dass ein Randauge in die Passzone gerät.Ein Hinweis zu Via Stub Resonance
Ein Fehlermodus, den die S-Parameter-Simulation abfängt, bei Layoutprüfungen aber völlig übersehen wird: über Stub-Resonanz. Ein Durchgangsloch auf einer 1,6-mm-Platine mit einem 0,8-mm-Stummelstutzen schwingt bei ungefähr:
„MATHBLOCK_2“
Das liegt deutlich über 5 GHz, ein Standard-Via ist also in Ordnung. Aber ein 3,2-mm-Stummel (häufig, wenn Sie in der Mitte einer dicken Rückwandplatine rotieren) schwingt in der Nähe von 12 GHz mit — und das sorgt für eine Einkerbung, die einem ins Auge sticht. Der [Via Stub Resonance Calculator] (/calculators/pcb/via-stub-resonance) meldet dies, bevor Sie die S-Parameter überhaupt erfassen.
Bevor Sie die Dateien an Fab senden
Das Augendiagramm-Tool macht aus einer Layoutüberprüfung nach Bauchgefühl eine quantitative Pass/Fail-Entscheidung. Laden Sie das gemessene .s2p hoch, geben Sie Ihre Linkparameter ein und schauen Sie sich zwei Zahlen an: Augenhöhe und Augenbreite. Wenn sich beide in der grünen Zone befinden, bestätige. Wenn nicht, weißt du genau, an welchem Knopf du drehen musst, bevor du Geld für einen Board-Spin ausgibst.
[Führen Sie die Augendiagramm-Simulation aus] (/tools/eye-diagram)
Verwandte Artikel
S-Parameter De-embedding: Removing Fixture Connectors from VNA Measurements
A practical walkthrough of the S-parameter analysis pipeline: viewing raw VNA data, identifying connector response, applying time gating to isolate a PCB trace DUT, checking passivity, and cascading a de-embedding file to get clean trace-only S-parameters.
1. März 2026
EMC / CompliancePredicting Radiated Emissions Before FCC Testing: A PCB Engineer's Walkthrough
A hardware startup's SBC fails FCC Part 15 Class B pre-compliance on the first scan. Follow the analysis in the EMI Radiated Emissions Estimator to identify the dominant sources, predict which harmonics will hit the limit, and verify that three targeted design changes bring the 95th-percentile emission below the FCC threshold.
1. März 2026
PCB DesignFDTD Via Simulation: Why Your 10 Gbps Signal Hates Via Stubs
A step-by-step guide to running an FDTD simulation of a through-via transition in FR-4. Covers how to set up the simulation, interpret S11/S21 results, understand stub resonance frequency, and decide when back-drilling is worth the cost.
1. März 2026