S-Parameter-De-Embedding: Entfernen von Geräteanschlüssen aus VNA-Messungen
Eine praktische Anleitung zur S-Parameter-Analysepipeline: Anzeige von VNA-Rohdaten, Identifizieren der Steckerreaktion, Anwenden von Time-Gating zur Isolierung eines PCB-Trace-DUT, Überprüfung der Passivität und Kaskadierung einer De-Embedding-Datei, um saubere S-Parameter nur für Leiterbahnen zu erhalten.
Das Problem: Ihr VNA misst auch das Gerät
Sie haben gerade eine 10 cm lange Mikrostreifenspur auf einer Rogers 4003C-Testplatine gemessen, um die Einfügedämpfung von DC bis 10 GHz zu charakterisieren. Sie exportieren die .s2p-Datei, plotten S21 und stellen sofort fest, dass um 7 GHz ein breiter Einschnitt entsteht, den Sie nicht erwartet hatten. Bevor Sie es als Problem bei der Leiterplattenherstellung kennzeichnen, sollten Sie sich fragen: Haben Sie die Kalibrierung bis zum Start des SMA-Steckers oder auf die Referenzebene an der Leiterbahnkante durchgeführt?
Bei den meisten Bankkonfigurationen lautet die Antwort ersteres. Die beiden SMA-Stecker, mit denen die Platine mit dem VNA verbunden wird, befinden sich in Ihrer Kalibrierungsebene. Ihr kombiniertes Verhalten — einschließlich der Durchgangsübergänge, des Steckverbindergehäuses und jeglicher Diskontinuität an der Startrampe — steht ganz oben auf Ihrer Spurenmessung. Beim Entfernen der Einbettung wird die Reaktion des Messgeräts entfernt, sodass Sie nur noch die S-Parameter für die Spur erhalten.
Mit dem S-Parameter-Analyse-Pipeline-Tool können Sie vier Operationen in einer einzigen S2P-Datei verketten: View, Passivity Check, Time Gate und De-Embed. Hier erfahren Sie, wie Sie sie der Reihe nach durcharbeiten.
Schritt 1: Ansehen — Wisse, was du dir ansiehst
Laden Sie Ihre 2-Port-.s2p-Datei mit diesen Pipeline-Einstellungen aus dem VNA:
| Parameter | Wert |
|---|---|
| Referenzimpedanz | 50 Ω |
| Freq Start | 0 (Dateibereich verwenden) |
| Freq Stop | 0 (Dateibereich verwenden) |
| Operationen | Anzeigen |
Was kennzeichnet eine vom Stecker dominierte Reaktion? Achten Sie auf:
- Ein starker S11-Peak (schlechte Rückflussdämpfung) unter 2 GHz — typisch für eine SMA-Startrampe, die zu breit für 50 Ω ist
- Welligkeit in S21 mit einer Periodizität, die der doppelten elektrischen Länge des Steckverbindergehäuses entspricht (~50—100 ps Hin- und Rückfahrt)
- Jede Kerbe, die mit einer Viertelwellenresonanz der Steckerstiftlänge zusammenfällt
Schritt 2: Passivitätsprüfung — Kalibrierungsfehler frühzeitig erkennen
Bevor Sie Zeit in das Gating und De-Embedding investieren, führen Sie den Passivitätstest durch. Ein passiver, verlustfreier 2-Port muss folgende Anforderungen erfüllen:
„MATHBLOCK_0“
Wenn diese Summe zu irgendeinem Zeitpunkt 1,0 überschreitet — auch um 0,01 — ist Ihre Datei nicht passiv. Häufige Ursachen:
- Drift bei der VNA-Kalibrierung (neu kalibrieren, wenn sich die Platinentemperatur seit der Kalibrierung um mehr als 5 °C geändert hat)
- Portfehler: Die Datei wurde als 50 Ω gespeichert, aber der VNA wurde während der Messung auf 75 Ω eingestellt
- Die Bewegung des Steckers zwischen Port-1 und Port-2 erfolgt bei der Messung auf einem 1-Port-VNA
Schritt 3: Time Gate — Isolieren Sie das DUT
Beim Time Gating werden die S-Parameter-Daten in den Zeitbereich transformiert (über IFFT), die DUT-Antwort wird durch ein Fenster-Gate umschlossen und anschließend wieder in die Frequenz (FFT) transformiert. Das Ergebnis ist ein S-Parametersatz, bei dem die Konnektorantworten unterdrückt wurden.
Für ein SMA-zu-SMA-Gerät, das eine 10-cm-Strecke misst, sind die typischen Gate-Parameter:
- Mitte des Gates: wird auf den Mittelpunkt der elektrischen Verzögerung der Leiterbahn eingestellt (~500 ps für 10 cm auf FR4)
- Torspannweite: Länge der elektrischen Leiterbahn plus ~100 ps Spielraum auf jeder Seite
- Fensterfunktion: Kaiser-Bessel (reduziert Nebenkeulen im Zeitbereich auf Kosten der Frequenzauflösung)
- Reduziert die S11-Welligkeit — die Reflexionen an den Anschlüssen werden ausgeblendet
- Im Vergleich zur ungatierten Version steigt S21 jetzt bei hoher Frequenz leicht an — die Stecker hatten eine zusätzliche Einfügedämpfung, die jetzt beseitigt ist
- Die Kerbe, die Sie bei 7 GHz gesehen haben, ist verschwunden oder viel flacher — was bestätigt, dass es sich um eine Steckerresonanz und nicht um einen Spurendefekt handelte
Schritt 4: Entbetten — Das Fixture-Modell anwenden
Bei Time Gating handelt es sich um eine Breitband-Näherung. Um höchste Genauigkeit zu erzielen, verwenden Sie eine spezielle Datei zur Deintebettung von Geräten. Dabei handelt es sich um einen separat gemessenen Wert von .s2p des SMA-Steckers allein auf einem Substrat mit kurzem Durchgang. Die Pipeline kaskadiert ihre Umkehrung (S-Matrix-Inversion) mit Ihrer DUT-Messung:
„MATHBLOCK_1“
Um die Fixture-Datei zu generieren, messen Sie eine passende Durchgangsplatine aus (gleiches Substrat, gleiche Startgeometrie, Leiterbahn mit der Länge Null) und speichern Sie sie als separate Datei im Format .s2p. Laden Sie sie in den De-Embed-Vorgang.
| Eingabe aufheben | Wert |
|---|---|
| Fixture-Datei für Port 1 | sma_launch_port1.s2p |
| Fixture-Datei für Port 2 | sma_launch_port2.s2p |
| Referenzimpedanz | 50 Ω |
Die endgültige Ausgabe lesen
Mit den deeingebetteten S-Parametern in der Hand sind die drei Zahlen, die am wichtigsten sind:
- Einfügedämpfung an Ihrer Signalbandbreitenrand — Wenn Sie ein 10-Gbit/s-NRZ-Signal verwenden, überprüfen Sie S21 bei 5 GHz (der Nyquist-Frequenz). Halten Sie den Wert über −3 dB, um die Augen sauber zu öffnen.
- Rückflussdämpfung im gesamten Band — unter −15 dB (VSWR < 1. 4:1) ist für die meisten Leiterbahnen akzeptabel. Ein Wert unter -20 dB ist gut.
- Flachheit der Gruppenverzögerung — eine stark variierende Gruppenverzögerung verursacht Intersymbolinterferenz (ISI). Die De-Embed-Ausgabe beinhaltet ein Diagramm der Gruppenverzögerung. Halten Sie die Streuung im gesamten Signalband unter ±20 ps.
Verwandte Artikel
Eye Diagram Analysis for 10 Gbps SerDes: Validating Your Channel Before You Spin
A PCB designer routes a 10 Gbps SerDes lane across a 20 cm FR-4 trace with two connectors. Learn how to use S-parameter data and an eye diagram simulation to catch a failing channel before committing to fab.
1. März 2026
EMC / CompliancePredicting Radiated Emissions Before FCC Testing: A PCB Engineer's Walkthrough
A hardware startup's SBC fails FCC Part 15 Class B pre-compliance on the first scan. Follow the analysis in the EMI Radiated Emissions Estimator to identify the dominant sources, predict which harmonics will hit the limit, and verify that three targeted design changes bring the 95th-percentile emission below the FCC threshold.
1. März 2026
PCB DesignFDTD Via Simulation: Why Your 10 Gbps Signal Hates Via Stubs
A step-by-step guide to running an FDTD simulation of a through-via transition in FR-4. Covers how to set up the simulation, interpret S11/S21 results, understand stub resonance frequency, and decide when back-drilling is worth the cost.
1. März 2026