PCB-Stack-Up-Design und kontrollierte Impedanz: Ein praktischer Leitfaden

Warum Stack-Up-Design wichtig ist

Jede Hochgeschwindigkeits- oder HF-Leiterplatte beginnt mit der gleichen Frage: *Welchen Schichtstapel benötige ich, um meine Zielimpedanz zu erreichen? * Wenn Sie etwas falsch machen, werden Sie Probleme mit der Signalintegrität während des gesamten Layouts, der Herstellung und der Inbetriebnahme bekämpfen. Wenn Sie es richtig machen, ergibt sich die kontrollierte Impedanz auf natürliche Weise aus Ihrer Geometrie.

Dieser Leitfaden behandelt die Physik hinter der Leiterplattenimpedanz, wie Sie Materialien und Lagenanzahl auswählen und wie Sie unseren [PCB Stack-Up Builder] (/tools/pcb-stackup) verwenden, um Ihren Stack interaktiv zu entwerfen.

Die Physik: Wie die Leiterbahngeometrie die Impedanz bestimmt

Eine Leiterplatte ist eine Übertragungsleitung. Ihre charakteristische Impedanz „MATHINLINE_3“ hängt von vier Dingen ab:

1. Leiterbahnbreite („MATHINLINE_4“) — breitere Leiterbahnen haben eine niedrigere Impedanz
2. Dielektrische Höhe („MATHINLINE_5“) — der Abstand zwischen der Leiterbahn und der nächsten Referenzebene (Grundebene)
3. Dielektrizitätskonstante („MATHINLINE_6“) — eine höhere „MATHINLINE_7“ bedeutet eine niedrigere Impedanz
4. Kupferdicke („MATHINLINE_8“) — geringfügiger Effekt, aber in genauen Modellen enthalten

Die Beziehung ist nicht linear. Das Modell von Hammerstad-Jensen (1980) liefert die am häufigsten verwendete Näherung geschlossener Formen für Mikrostreifen:

„MATHBLOCK_0“

wobei „MATHINLINE_9“ die normalisierte Breite und „MATHINLINE_10“ die effektive Dielektrizitätskonstante ist (ein gewichteter Durchschnitt des Substrats und der Luft über der Leiterbahn). Diese Formel ist für „MATHINLINE_11“ auf besser als 1% genau.

Trace-Modi: Microstrip gegen Stripline gegen CPWG

Microstrip

Die gebräuchlichste Geometrie: eine Spur auf einer äußeren Schicht mit einer darunter liegenden Grundebene. Das elektromagnetische Feld befindet sich teilweise im Dielektrikum, teilweise in der Luft, also „MATHINLINE_12“.

Einsatzgebiet: Einseitige Signale auf den äußeren Schichten — die meisten digitalen I/O, Taktgeber mit mittlerer Geschwindigkeit, HF-Spuren, an die Sie zum Abtasten leicht zugreifen müssen.

Eingebetteter Microstrip

Wie Microstrip, aber mit einem Lötmasken-Overlay. Das Cover erhöht „MATHINLINE_13“ und *senker* „MATHINLINE_14“ um ein paar Ohm. Berücksichtigen Sie dies bei der Produktion immer — die Impedanzmessungen an der Platine entsprechen nicht den Messungen bei der Endmontage.

Streifenleitung

Eine Spur, die zwischen zwei Bodenflächen vergraben ist. Das Feld ist vollständig im Dielektrikum enthalten, also genau „MATHINLINE_15“. Stripline hat eine bessere Abschirmung und eine geringere Strahlung als Microstrip, aber engere Leiterbahnen bei gleicher Impedanz.

Einsatzgebiet: Inner-Layer-Routing für empfindliche Hochgeschwindigkeitssignale (DDR4/5-Daten, PCIe, USB 3.x), also für alle Leiterbahnen, die eine gute Isolierung von benachbarten Signalen erfordern.

Asymmetrische Streifenleitung

Wenn die Leiterbahn nicht in der Mitte zwischen den beiden Referenzebenen liegt (was bei realen Lagenaufbauten häufig der Fall ist), verschiebt sich die Impedanz. Der IPC-2141A-Korrekturfaktor bewältigt dies:

„MATHBLOCK_1“

wobei „MATHINLINE_16“ die Entfernung zur näheren Ebene und „MATHINLINE_17“ ist.

Differentialpaare

Zwei gekoppelte Spuren, die komplementäre Signale übertragen. Die differentielle Impedanz „MATHINLINE_18“ hängt sowohl vom einseitigen Wert „MATHINLINE_19“ als auch von der Kopplung zwischen den Leiterbahnen ab (festgelegt durch den Abstand zwischen den Kanten „MATHINLINE_20“):

„MATHBLOCK_2“

Durch eine enge Kopplung (kleines „MATHINLINE_21“) wird „MATHINLINE_22“ unter „MATHINLINE_23“ reduziert. Für eine Differenz von 100 „MATHINLINE_24“ sollten Sie etwa 50—55 „MATHINLINE_25“ anstreben, einseitig und mit einem Abstand, der der Leiterbahnbreite entspricht.

CPWG (Koplanarer Wellenleiter mit Erde)

Eine Spur, die von koplanarem Boden flankiert wird, fließt auf dieselbe Schicht und eine darunter liegende Grundebene. CPWG verwendet elliptische Integrale für die Impedanzberechnung und bietet eine hervorragende Hochfrequenzleistung, da der Rückstrom in der Nähe des Signals bleibt.

Einsatzgebiet: mmWave-Designs, HF-Steckverbinder (SMA-Launchpads), alle Leiterbahnen, bei denen eine enge Impedanzkontrolle mit minimalen Durchgangsübergängen erforderlich ist.

Materialauswahl

Ziehen Sie für digitale Leiterplatten mit gemischter HF+-Kombination einen Hybrid-Stack in Betracht: Rogers auf den äußeren Schichten für HF, FR4-Kern für digitales Routing und Kostenkontrolle.

Wählen Sie die Anzahl Ihrer Ebenen

• 2-lagig: Hobbyplatinen, einfache Schaltungen. Eingeschränkte Impedanzkontrolle.
• 4-lagig: Der ideale Ort für die meisten Designs. Signal—Ground—Power—Signal ergibt zwei Oberflächen mit kontrollierter Impedanz.
• 6-lagig: Fügt innere Signalschichten für dichtes Routing hinzu. Üblich für DDR4-Speicherschnittstellen.
• 8-lagig: Server, Netzwerk und komplexe RF. Ermöglicht spezielle HF-Schichten mit Rogers-Material.

DFM-Tipps

1. Halten Sie die Kupferschichten symmetrisch — ungerade Lagen führen zu Verformungen beim Laminieren
2. Mindestdicke des Prepregs: 75 „MATHINLINE_28“ m — dünneres Prepreg ist bei herkömmlichen Fertigungsprozessen unzuverlässig
3. Geben Sie die Impedanz für Ihre Fab-Zeichnung an — die meisten Fabs passen die Leiterbahnbreite um ± 10% an, um Ihr Ziel zu erreichen
4. Den Ätzfaktor berücksichtigen — äußere Schichten ätzen stärker als innere Schichten; Ihr Fertigungsbetrieb kennt den Prozess
5. Verwenden Sie nach Möglichkeit dasselbe dielektrische Material für alle Lagen — Stapel aus gemischten Materialien erhöhen die Kosten und die Vorlaufzeit

Probieren Sie es aus: Interactive Stack-Up Builder

Mit unserem [PCB Stack-Up Builder] (/tools/pcb-stackup) können Sie:

• Ziehen Sie Ebenen per Drag-and-Drop, um eine beliebige Stack-Konfiguration zu erstellen
• Wähle aus 8 voreingestellten Stapeln (2L Hobby bis 8L Hybrid Rogers)
• Wählen Sie echte Materialien — FR4, Rogers RO4003C/RO4350B/RO3003, Megtron 6, PTFE
• Impedanz berechnen für alle 8 Leiterbahnmodi (Mikrostreifen, Streifenleitung, Differential, CPWG)
• Ermitteln Sie die Leiterbahnbreite bei gegebener Zielimpedanz
• Exportieren Sie CSV für Ihre Fab-Zeichnung
• Sehen Sie sich einen Live-Querschnitt mit proportionalen Schichtdicken und Trace-Overlay an

Alle Berechnungen werden in Ihrem Browser mithilfe der Formeln Hammerstad-Jensen (1980), Cohn (1954) und IPC-2141A ausgeführt — kein Server-Rundflug, sofortige Ergebnisse.

Referenzen

• Hammerstad, E. & Jensen, O. „Präzise Modelle für computergestütztes Mikrostreifendesign.“ IEEE MTT-S Digest, 1980.
• Cohn, S.B. „Charakteristische Impedanz der abgeschirmten Übertragungsleitung.“ Proc. FEUER, 1954.
• IPC-2141A. „Designleitfaden für Leiterplatten mit kontrollierter Impedanz mit hoher Geschwindigkeit.“
• Wadell, B.C. *Handbuch zur Planung von Übertragungsleitungen.* Artech House, 1991.
• Bogatin, E. *Signal- und Leistungsintegrität — vereinfacht.* 3. Aufl., Pearson, 2018.