Impedancia de PDN: domar las resonancias con un algoritmo genético

El problema: un riel FPGA de 1.0 V que no permanecerá silencioso

Los FPGA modernos son bestias ávidas de energía. Estamos hablando de 30 A o más desde un raíl central de 1,0 V. El cálculo de la impedancia objetivo es bastante sencillo:

Eso es 1,67 miliohmios, y necesitas alcanzarlo en un rango de frecuencias ridículamente amplio. Desde menos de 100 kHz, donde el VRM sigue haciendo su trabajo, hasta 1 GHz, donde finalmente se produce el desacoplamiento del paquete. ¿Todo lo intermedio? Esa es la red de distribución de energía de su PCB que vuela sola. Y ahí es exactamente donde a las resonancias les encanta esconderse y causar problemas.

Supongamos que tienes una placa de 100 mm × 120 mm. FR-4 estándar con $\varepsilon_r = 4.3$ y $\tan\delta = 0.02$. Los planos de potencia y tierra están separados por unos míseros 0,1 mm, es decir, unos 4 milésimas de dieléctrico. Suena razonable, ¿verdad? Vamos a conectarlo al analizador de impedancia PDN en rftools.io/tools/pdn-impedance y veamos qué sucede realmente.

Resonancias de cavidades de pares de planos

Hay algo que la mayoría de las guías de diseño pasan por alto: ¿esos dos planos de cobre paralelos con un dieléctrico delgado entre ellos? Forman una cavidad resonante. Básicamente es un resonador de microondas rectangular, muy, muy plano. Las frecuencias resonantes siguen la misma física que cualquier otra cavidad:

Las variables son sencillas: $a$ y $b$ son las dimensiones de la placa, $m$ y $n$ son los índices de modo (números enteros que comienzan desde cero) y $c$ es la velocidad de la luz. En nuestra placa de 100 mm × 120 mm con la constante dieléctrica de 4,3 del FR-4, se obtienen resonancias en:

• Modo TM₁₀ a 723 MHz
• Modo TM₀₁ a 602 MHz
• Modo TM₁₁ a 941 MHz

En cada una de estas frecuencias, la impedancia entre los planos se dispara. Si alguno de estos picos supera la impedancia objetivo, la FPGA detecta una caída de voltaje exactamente a esa frecuencia. Su I/O de alta velocidad no lo agradece, y empezará a generar interferencias electromagnéticas espurias que harán que el centro de pruebas de EMC esté muy descontento.

El modelo de cavidad: la función de Novak Green

El analizador implementa el enfoque funcional de Green de Istvan Novak para modelar este desorden. La impedancia entre dos puntos arbitrarios del par de planos viene dada por:

Aquí $d$ es el grosor dieléctrico, $k_x = m\pi/a$ y $k_y = n\pi/b$ son los números de onda espaciales, $k = \omega\sqrt{\mu_0 \varepsilon_0 \varepsilon_r}$ es la constante de propagación y $\delta_m$ es el factor de Neumann; es 1 cuando $m=0$ y 2 en caso contrario. Lo mismo vale para $\delta_n$. El analizador evalúa la suma en un único puerto, donde el CI toma su corriente ($x_1 = x_2$, $y_1 = y_2$), y le da un tamaño: un cuadrado fijado por la entrada de tamaño del puerto, de 1 mm por defecto, sobre el que se promedia cada coseno. Con un puerto puntual la suma nunca converge, porque la función de Green 2D es singular en la fuente, así que el resultado dependería de dónde se cortara la suma. Con un puerto finito converge, y por debajo del primer modo el resultado ya no depende de hasta dónde llegue el barrido.

Por defecto, la herramienta coloca el puerto en el punto a un tercio de la placa, $(a/3, b/3)$, que en esta placa es (33,3 mm, 40 mm), y la elección es deliberada. La tensión de cada modo varía como $\cos(m\pi x/a)\cos(n\pi y/b)$, así que en el centro todo modo con $m$ impar o $n$ impar tiene un nulo: TM₁₀, TM₀₁ y TM₁₁ desaparecen ahí. Solo los modos par-par, como TM₂₀, TM₀₂ y TM₂₂, tienen su máximo en el centro, y en esta placa el primero de ellos, TM₀₂, está en 1205 MHz, por encima del barrido. Una esquina, en cambio, es un máximo de tensión para todos los modos. En el punto a un tercio, $\cos(m\pi/3)$ nunca es cero, así que ningún modo tiene allí un nulo: cada uno se acopla al menos con 1/16 de la intensidad que tendría en una esquina, y la herramienta muestra el acoplamiento junto a cada modo, aquí 0,25 para TM₀₁ y TM₁₀ y 0,063 para TM₁₁. Aun así, el valor por defecto solo sustituye a su diseño real: ajuste la posición X e Y del puerto al lugar donde está realmente el BGA y compruebe un punto cerca de una esquina para el peor caso.

Por qué un valor de condensador no es suficiente

Cada MLCC tiene una frecuencia de resonancia en serie en la que su impedancia cae solo a la ESR. Esa frecuencia está determinada por la inductancia y la capacitancia propias del condensador:

Tomemos un condensador 0402 típico de 100 nF con aproximadamente 400 pH de ESL. Resonará alrededor de 25 MHz. Por debajo de esa frecuencia, se comporta como un condensador y ayuda a reducir la impedancia de la PDN. ¿Por encima de eso? Empieza a parecer inductivo y de hecho empeora las cosas.

Para cubrir toda la banda de 100 kHz a 1 GHz, necesita varios valores de condensadores que funcionen juntos. La biblioteca del analizador tiene siete, y cada uno se ocupa de un tramo de frecuencia distinto:

La pregunta es: ¿cuántos de cada tipo? Ahí es donde las cosas se ponen interesantes, porque se trata de un problema de optimización combinatoria con un enorme espacio de soluciones.

El enfoque del algoritmo genético

El analizador utiliza un algoritmo genético para encontrar la combinación óptima. Cada solución candidata se representa como un vector de siete números enteros (uno para cada tipo de condensador) con la restricción de que el total no puede superar los 30 puntos. Se trata de un límite realista basado en el espacio de la placa que realmente tienes en torno a un tamaño de BGA típico.

La función de aptitud funciona así: para cada solución candidata, la herramienta calcula la impedancia combinada de toda la PDN. Esa es la impedancia de la cavidad del par de planos en paralelo con todos los condensadores y el regulador. Luego encuentra la peor relación entre $|Z_{PDN}|$ y $Z_{target}$ en la banda de desacoplamiento, que va desde el inicio del barrido hasta el 80 % de la primera resonancia de cavidad: de 100 kHz a 482 MHz en esta placa, donde TM₀₁ está en 602 MHz. El trabajo del GA es minimizar esa relación: con un objetivo plano, el peor punto de cualquier parte de la banda fija la caída de voltaje. Los diseños a menos de 0,1 dB de la relación más baja cuentan como empatados, y entre ellos la herramienta elige el que mantiene el resto de la banda más cerca del objetivo donde el presupuesto puede alcanzarlo, y más cerca del mínimo alcanzable, la impedancia más baja que logra cualquier diseño dentro del presupuesto, donde no puede. El resultado indica como inalcanzables las frecuencias de esa banda en las que ningún diseño dentro del presupuesto puede alcanzar el objetivo, con su mínimo alcanzable, y cuentan en el veredicto.

Selección usa la selección de torneos con $k=4$. Escoges cuatro individuos aleatorios de la población y el que tenga la mejor aptitud física (la menor violación de la impedancia objetivo) se reproducirá. El cruzamiento es un cruce de dos puntos en el vector genético. Cuando creas un hijo, hay un paso de reparación de restricciones: si el niño termina con más de 30 puntos en total, el algoritmo recorta aleatoriamente el número de condensadores hasta que vuelvas a estar por debajo del límite. La mutación da a cada gen la oportunidad de ajustarse en $\pm 1$, seguida de otra ronda de restricciones para mantener las cosas legales. La siembra y el refinado completan el GA. Una décima parte de la primera población se construye de forma voraz, añadiendo un condensador cada vez allí donde más baja el peor caso. Tras la última generación, los mejores diseños que la búsqueda llegó a evaluar se refinan de un movimiento en uno (añadir, quitar o cambiar un condensador), juzgados con la misma clasificación en dos etapas sobre el peor caso real, que la herramienta busca entre los puntos de la rejilla en lugar de leerlo en ellos, hasta que ningún movimiento aislado mejora la clasificación. Por eso semillas aleatorias distintas llegan al mismo diseño.

Ejecutar el optimizador

Esto es lo que incluimos en la herramienta:

• Dimensiones de la placa: 100 mm × 120 mm, $\varepsilon_r = 4.3$, $\tan\delta = 0.02$
• Separación entre planos: 0,1 mm
• Alimentación: raíl de 1,0 V, carga de 30 A, margen de rizado del 5 %, por lo que el objetivo es 1,67 mΩ
• Características del VRM: resistencia de salida (DCR) de 0,5 mΩ y el ancho de banda de lazo por defecto de 100 kHz, de los que la herramienta deriva 0,8 nH de inductancia de salida; inductancia de la placa en su valor por defecto de 1 nH
• Puerto: en blanco, así que la herramienta lo coloca en el punto a un tercio, (33,3 mm, 40 mm), con el tamaño de puerto por defecto de 1 mm
• Barrido de frecuencia: de 100 kHz a 1 GHz
• Presupuesto de condensadores: un máximo de 30 condensadores de desacoplamiento

Lo ejecutamos en el carril gratuito, donde el GA tiene una población de 200 individuos durante 150 generaciones (el carril de pago usa 400 durante 400). Los resultados fueron bastante esclarecedores.

Perfil de impedancia

Vista desde el puerto por defecto, la impedancia del par de planos sin ningún desacoplamiento muestra un pico en cada una de las tres resonancias de cavidad, exactamente lo que predijeron las matemáticas, y otro mucho mayor cerca de 54 MHz, donde el camino de alimentación de 1,8 nH resuena con los 4,6 nF de los planos. Añada el conjunto optimizado de 30 condensadores y el veredicto de la herramienta es tajante: objetivo no cumplido en 100 kHz–482 MHz. El peor caso es de 62,19 mΩ a 208 MHz, +31,42 dB sobre el objetivo: una antirresonancia en la que las piezas de 10 nF, inductivas por encima de su SRF de 85 MHz, resuenan con las piezas de 1 nF y con los planos, ambos todavía capacitivos ahí, los planos hasta su resonancia serie cerca de 240 MHz. Por encima de unos 140 kHz el perfil queda sobre el objetivo en toda la banda, con picos menores de 17 mΩ cerca de 1 MHz, donde los condensadores de gran capacidad resuenan con el camino de alimentación, y de 39 mΩ cerca de 18 MHz.

Frente a la placa sin desacoplamiento, es una gran mejora donde la placa era peor: sus 47 Ω a 54 MHz bajan a 13 mΩ, y el peor caso del diseño queda más de 57 dB por debajo. Pero no es más bajo en todas partes. A 208 MHz la placa sin desacoplamiento marca 45 mΩ, y cerca de 1 MHz 11,6 mΩ frente a los 16,6 mΩ del diseño: añadir capacitancia crea antirresonancias además de eliminarlas. La herramienta también dice por qué el objetivo queda fuera de alcance: desde 16 MHz hasta el borde de la banda, salvo dos ventanas estrechas, marca la banda como inalcanzable, porque ningún diseño de 30 piezas de su biblioteca baja de 1,672 a 2,151 mΩ ahí. Ninguna combinación puede cumplir el objetivo en esas frecuencias. Esos mínimos alcanzables están cerca del objetivo, pero cada uno es lo mejor que pueden lograr 30 piezas en una sola frecuencia por sí sola; un diseño tiene que cubrir toda la banda a la vez, y el mejor que encuentra la herramienta llega a 62,19 mΩ en su pico. Los picos de resonancia por encima de la banda permanecen: a esas frecuencias los condensadores son inductivos, así que el desacoplamiento no puede eliminarlos. Los controlan el amortiguamiento de los planos, la colocación de condensadores donde la tensión del modo es alta (no en sus nulos) y el tratamiento de los bordes; el analizador concentra todos los condensadores en el puerto, así que la colocación queda fuera de lo que modela.

Mezcla optimizada de condensadores

Tras 150 generaciones y el refinado posterior, el GA se quedó con esta solución, y tres semillas aleatorias distintas devuelven la misma:

Mire esa distribución. Veintisiete de las treinta piezas son de 10 nF y 1 nF, los valores de menor ESL de la biblioteca. Con un objetivo plano, el peor punto de la banda fija la caída de voltaje, así que el optimizador clasifica los diseños primero por él, y en esta placa ese punto es la antirresonancia por encima de 200 MHz: contenerla exige muchas piezas de baja ESL. El extremo de gran capacidad recibe una pieza de 10 µF, una de 1 µF y una de 100 nF, ninguna de 47 µF ni de 100 µF, y el resto de la banda queda por debajo del pico. El veredicto sigue siendo «no cumplido», y los rangos inalcanzables dicen por qué: por encima de 16 MHz, salvo dos ventanas estrechas, ninguna combinación de 30 piezas de la biblioteca alcanza el objetivo. El problema es el presupuesto, no la combinación.

Comportamiento de convergencia de GA

La métrica de aptitud (la peor relación $|Z_{PDN}|/Z_{target}$ en la rejilla de frecuencias, en toda la banda) empezó en 37,46 en la primera generación, que ya incluye las semillas voraces. En la generación 4 había bajado a 37,13 y no volvió a moverse. Los 62,19 mΩ del veredicto son 37,24 veces el objetivo, algo más, porque la herramienta refina el pico entre los puntos de la rejilla. Esto indica que el GA encontró su respuesta mucho antes del límite de 150 generaciones, y que esa respuesta queda muy por encima de 1. Las palancas son más condensadores o un objetivo menos exigente.

Perspectivas de diseño que realmente importan

1. El espaciado entre planos importa más de lo que piensas

Reduce la separación del par de planos de 0,2 mm a 0,1 mm y aproximadamente duplicarás la capacitancia entre planos. Recuerda: $C = \varepsilon_0 \varepsilon_r A / d$, la capacitancia es inversamente proporcional a la separación. Lo que la separación no hace es desplazar las resonancias de la cavidad: $d$ no aparece en $f_{mn}$, que depende solo de las dimensiones de la placa y de $\varepsilon_r$. La separación fija la altura de los picos. Reducir $d$ a la mitad reduce a la mitad la inductancia de los planos y, con ella, la impedancia del par de planos, picos incluidos; además, el dieléctrico más delgado añade pérdidas en los conductores, lo que baja el Q y amortigua aún más los picos. Eso puede eliminar la necesidad de dos o tres condensadores de desacoplamiento. Si tu apilamiento admite una separación entre planos más estrecha, probablemente sea la mejora de PDN más barata que puedes hacer. La mayoría de los ingenieros omite esta optimización y se arrepiente después, cuando intenta meter más condensadores.

###2. ESL domina por encima de los 100 MHz

Una vez por encima de la frecuencia de resonancia serie, un condensador deja de comportarse como un condensador: parece inductivo. Lo que ocurre a altas frecuencias lo determina la ESL, no el valor de capacitancia. Por eso el optimizador gasta la mayor parte del presupuesto en las piezas de menor ESL de su biblioteca: 27 de los 30 condensadores de arriba son de 10 nF y 1 nF en 0402, con 350 y 300 pH, frente a los 600 a 1200 pH de las piezas de gran capacidad en 0603 a 1206, y con 200 condensadores elige 129 de 10 nF y 57 de 1 nF. Esa diferencia lo es todo cuando intenta alcanzar un objetivo de 1,67 mΩ a 400 MHz.

3. No ignore la inductancia del bucle VRM

El módulo regulador de voltaje tiene inductancia de salida, normalmente etiquetada como $L_{VRM}$ en las hojas de datos. Esto crea un aumento de impedancia a bajas frecuencias que ninguna cantidad de capacitancia volumétrica puede corregir por completo. Si $L_{VRM}$ es demasiado alta, habrá una brecha entre el punto en el que termina el ancho de banda de control del VRM y el punto en el que la red de desacoplamiento comienza a realizar un trabajo útil. El analizador lo modela como una RL en serie que sale del VRM, con $L_{VRM} = R_{DC}/(2\pi f_{BW})$ derivada de la DCR y del ancho de banda del lazo (0,8 nH en este raíl), más una inductancia de la placa en serie con ella para el camino del regulador a los planos, una entrada que vale 1 nH por defecto. Es más importante de lo que la mayoría de la gente cree.

4. La restricción de 30 límites es realmente realista

Con una huella BGA típica de 15 mm × 15 mm, se pueden colocar físicamente quizá de 30 a 40 condensadores de desacoplamiento en un anillo de 5 mm alrededor del encapsulado. Más allá de eso, o se solapan los condensadores o se alejan tanto que su inductancia anula su eficacia. La restricción obliga al optimizador a buscar compromisos inteligentes en lugar de resolver el problema por fuerza bruta con cientos de condensadores. La herramienta también le dice cuándo un objetivo está fuera del alcance de la placa por sí sola. Vuelva a ejecutar este raíl con 200 condensadores y sigue sin cumplir, con un peor caso de 7,3 mΩ a 232 MHz y 186–214 MHz y 392–482 MHz todavía inalcanzables. Con 1,67 mΩ, la parte alta de la banda corresponde a la capacidad del encapsulado y del chip.

Comparación con una solución cuidadosamente seleccionada

Hay una regla práctica habitual que dice usar diez condensadores de 100 nF, cinco de 10 µF y cinco de 1 µF. Son 20 condensadores en total, y ninguno resuena por encima de los 25 MHz del de 100 nF. El analizador no puntúa una combinación fija, pero acota cualquier combinación de 20: ejecútelo con un presupuesto de 20 condensadores y marca de 10 MHz a 482 MHz como inalcanzable, salvo una ventana estrecha en la resonancia serie de los planos, porque ninguna combinación de 20 piezas de su biblioteca baja de 1,677 mΩ en ningún punto de ese rango. Así que la regla práctica falla ahí antes incluso de ejecutarla. Añada cinco condensadores de 10 nF y la ejecución con 25 solo desplaza el inicio de ese rango hasta 13 MHz.

La solución del GA usa cinco de los siete valores de condensador y reparte el número para contener el peor punto del perfil de impedancia. Ninguna regla práctica puede igualar ese nivel de conciencia del dominio de la frecuencia. Es como la diferencia entre mezclar pintura a ojo y usar un espectrofotómetro.

Notas prácticas que debe conocer

La sensibilidad al tamaño de la placa importa. Las placas más grandes tienen resonancias de cavidad de menor frecuencia. Con el mismo FR-4, una placa base de servidor de 200 mm × 250 mm tiene su modo más bajo, TM₀₁ a lo largo del lado de 250 mm, en 289 MHz, justo en mitad de la banda de desacoplamiento, donde es un verdadero problema. Las placas más pequeñas, como las de 50 mm × 50 mm, llevan esas resonancias por encima de 1 GHz, donde dan muchos menos dolores de cabeza. La constante dieléctrica lo afecta todo. Todas las frecuencias de los modos escalan como $1/\sqrt{\varepsilon_r}$, y la capacitancia de los planos escala con $\varepsilon_r$. Los laminados de bajas pérdidas como Rogers RO4350B ($\varepsilon_r = 3.48$) y Megtron 6 (entre 3,4 y 3,7) tienen una $\varepsilon_r$ menor que el FR-4 (entre 4,2 y 4,6), así que pasar a uno de ellos sube las frecuencias de resonancia, alrededor de un 11 % de 4,3 a 3,48, y reduce la capacitancia entre planos en la misma proporción. Para bajar los modos, las palancas son un dieléctrico de mayor $\varepsilon_r$, como los laminados delgados de capacitancia embebida hechos para pares de planos, o planos más grandes. En cualquier caso, comprueba dónde caen los modos antes de cambiar de material. El FR-4 con 4,3 es bastante intermedio, por eso es tan popular. La tangente de pérdida proporciona amortiguación. El $\tan\delta$ del FR-4, de aproximadamente 0.02, proporciona una modesta amortiguación de esos picos de resonancia. Si opta por un laminado con bajas pérdidas, con una sección $\tan\delta$ alrededor de 0,002, verá picos de resonancia mucho más nítidos que son más difíciles de suprimir con el desacoplamiento. A veces, una pequeña pérdida es tu amiga.

Concluyendo

El diseño de la PDN es fundamentalmente un problema del dominio de la frecuencia que abarca cuatro décadas de ancho de banda. Esas resonancias de cavidad del par de planos crean picos de impedancia que las estrategias de desacoplamiento elegidas a mano casi siempre pasan por alto. El enfoque del algoritmo genético encuentra la mejor combinación de condensadores que puede para la banda por debajo del primer modo de cavidad, respetando restricciones realistas sobre cuántos condensadores se pueden colocar físicamente, y cuando ninguna combinación con ese número puede cumplir el objetivo, la herramienta le dice dónde y por cuánto en lugar de ocultarlo.

Puede probar la herramienta usted mismo en rftools.io/tools/pdn-impedance. Conecta las dimensiones de la placa, los parámetros de apilamiento y los requisitos de alimentación y, a continuación, deja que el optimizador determine la solución de desacoplamiento. Probablemente encuentre algo mejor que cualquier regla general que tuvieras pensado utilizar.

---

Herramientas relacionadas: Impedancia de rastreo de PCB, Mediante impedancia, Condensador de desacoplamiento, Bypass Cap Resonance