Analizador de impedancia PDN y optimizador de condensadores de desacoplamiento
Elija los condensadores de desacoplamiento de la red de distribución de potencia (PDN) de una PCB. Introduzca el par de planos, el regulador y una impedancia objetivo plana, y un algoritmo genético encuentra la combinación de condensadores que mantiene Z_PDN lo más baja posible en la banda de desacoplamiento, que termina en 0,8 × el primer modo de cavidad de la placa. Por encima de la banda, la cavidad del par de planos fija la impedancia; el gráfico muestra sus resonancias tal como las ve un único puerto de observación, en el que se concentran todos los condensadores.
Cómo funciona
La impedancia de la red de distribución de potencia determina con qué limpieza una PCB entrega corriente a los circuitos integrados. El objetivo habitual es una Ztarget plana hasta la frecuencia más alta de la corriente del CI; donde |ZPDN(f)| la supera, la corriente de conmutación provoca caídas de tensión que degradan el rendimiento o causan errores lógicos.
Esta herramienta modela la impedancia que el CI ve en un único puerto de observación, a partir de tres ramas en paralelo:
- El regulador: su resistencia en continua, que se vuelve inductiva por encima del ancho de banda del VRM, en serie con la inductancia de la placa entre el regulador y los planos.
- Condensadores de desacoplamiento: cada MLCC tiene una resonancia serie SRF = 1/(2π√LC) donde su impedancia es mínima (≈ ESR); por encima de la SRF es inductivo. Todos los condensadores se concentran en el puerto: no se modela dónde se colocan en la placa.
- Resonancias de cavidad del par de planos: los planos de alimentación y de tierra forman una cavidad rectangular 2D que resuena en fmn = (c₀/2√εr)√((m/a)² + (n/b)²). El puerto ve cada modo en proporción a cos²(mπx/a)·cos²(nπy/b), de modo que un puerto situado en un nulo de tensión de un modo no lo ve en absoluto. El puerto es un cuadrado del tamaño indicado, que fija la inductancia de propagación del plano.
El algoritmo genético recorre cantidades enteras de condensadores entre 7 valores MLCC estándar y primero minimiza el peor |ZPDN|/Ztarget en cualquier punto de la banda de desacoplamiento; después, entre los diseños a menos de 0,1 dB de ese pico más bajo, elige el que más se acerca al objetivo donde el presupuesto puede alcanzarlo y al mínimo alcanzable (el |Z| más bajo que logra cualquier diseño dentro del presupuesto) donde no puede. La banda de desacoplamiento va desde el inicio del barrido hasta 0,8 × el primer modo de cavidad de la placa, o hasta el final del barrido si llega antes. Las frecuencias que ningún diseño dentro del presupuesto puede llevar por debajo del objetivo se indican con su mínimo alcanzable y cuentan igualmente en el veredicto. Por encima de la banda, la cavidad fija |Z|. Los condensadores concentrados en el puerto no están diseñados para suprimir modos de cavidad: eso depende del apilado de planos y de dónde se colocan los condensadores, que este modelo no incluye.
Si deja el puerto en blanco, se sitúa en el punto a un tercio (a/3, b/3). Allí ningún modo de cavidad tiene un nulo de tensión, así que todos los modos aparecen en el gráfico. El centro de la placa, una elección habitual, oculta todos los modos con un índice impar.
Calculadoras relacionadas
Preguntas frecuentes
¿Por qué el Z_PDN aumenta en ciertas frecuencias incluso con condensadores de desacoplamiento?+
Hay dos tipos de picos. Dentro de la banda de desacoplamiento se forman antirresonancias donde un grupo de condensadores ya se vuelve inductivo mientras el siguiente sigue siendo capacitivo; el optimizador elige la combinación para mantenerlas por debajo del objetivo. Por encima de la banda, los picos son resonancias de cavidad del par de planos: los planos de alimentación y de tierra actúan como una cavidad 2D que resuena a frecuencias fijadas por las dimensiones de la placa y la constante dieléctrica. La herramienta concentra todos los condensadores en un único puerto de observación y no modela dónde se colocan en la placa, así que no los diseña para suprimir los modos de cavidad. La lista de resonancias indica el acoplamiento de cada modo con el puerto; un modo marcado como no visible en este puerto está allí en un nulo de tensión, pero sigue existiendo en otras partes de la placa.
¿Qué muestra el gráfico del historial de convergencia?+
La aptitud del GA es max(|Z_PDN|/Z_target) en la rejilla de frecuencias a lo largo de toda la banda de desacoplamiento: la relación entre la peor impedancia y el objetivo. Entre los diseños cuyo peor caso queda a menos de 0,1 dB del mejor, el optimizador prefiere después el que mantiene más bajo el resto de la banda, evaluado frente al objetivo donde es alcanzable y frente al mínimo alcanzable donde no lo es. El veredicto y el peor caso provienen del diseño final, refinado hasta los picos reales entre puntos de la rejilla, por lo que pueden ser más altos que el último valor de aptitud. Si la aptitud se estanca muy por encima de 1,0, relaje la impedancia objetivo o aumente el presupuesto de condensadores.