Analyse du diagramme oculaire pour les SERDES à 10 Gbit/s : valider votre chaîne avant de la lancer
Un concepteur de circuits imprimés achemine une voie SerDes 10 Gbit/s sur une trace FR-4 de 20 cm à l'aide de deux connecteurs. Apprenez à utiliser les données des paramètres S et une simulation de diagramme oculaire pour détecter un canal défaillant avant de passer à la fabrication.
Le problème de la confiance en votre outil de mise en page
Vous avez acheminé une voie SerDes 10 Gbit/s (une liaison PCIe Gen 3 ou XAUI) sur une trace FR-4 de 20 cm à l'aide de deux connecteurs SMA à montage périphérique. Le DRC est vert, l'impédance est différentielle de 100 Ω sur le papier et la trace est droite avec un minimum de vias. Ça devrait aller, non ?
Peut-être. Peut-être pas. À 10 Gbit/s, votre fréquence Nyquist est de 5 GHz et le FR-4 perd environ 0,5 à 1 dB/cm à cette fréquence, en fonction du grade de laminé spécifique. Une course de 20 cm entraîne une perte d'insertion de 10 à 20 dB avant même que vous n'ayez touché les connecteurs. Ajoutez deux connecteurs à 1 à 2 dB chacun et vous obtenez un canal avec une perte totale de 12 à 24 dB à Nyquist, ce qui est potentiellement suffisant pour provoquer un effondrement complet de l'œil.
La seule façon d'en être sûr, sans faire tourner de planche, est de simuler le diagramme de l'œil à partir des paramètres S mesurés.
Ce dont vous avez besoin : un fichier de paramètres S à 2 ports
Avant d'ouvrir l'outil de diagramme oculaire, capturez la réponse de votre canal à l'aide d'un VNA. Le fichier doit être :
- Format : Touchstone .s2p (2 ports)
- Gamme de fréquences : 10 MHz à au moins 15 GHz (3 fois le débit de données est une bonne règle)
- Points : 1001 points ou plus, espacés en log ou en espacement linéaire, les deux fonctionnent
- Impédance de référence du port : 50 Ω asymétrique (un différentiel de 100 Ω pour une paire différentielle nécessite un port .s4p à 4 ports ou une mesure à 2 ports du S21 en mode mixte)
| Paramètre S | Ce qu'il vous indique | Limite typique (10 Gbit/s) |
|---|---|---|
| Magnitude S21 à 5 GHz | Perte d'insertion à Nyquist | Mieux que −15 dB |
| Magnitude S11 à DC—5 GHz | Perte de retour et décalage d'impédance | Mieux que −10 dB |
| Variation du délai de groupe | Risque d'interférence entre symboles | Moins de 50 ps pk-pk |
Configuration de l'outil de diagramme oculaire
Téléchargez votre fichier .s2p dans l' [outil Eye Diagram] (/tools/eye-diagram) et configurez les paramètres suivants :
| Paramètre | Valeur | Motif |
|---|---|---|
| Débit de données | 10e9 bps (10 Gbps) | Correspond au débit de liaison SerDes |
| Longueur PRBS | PRBS-15 | Norme pour les tests BER ; suffisamment longue pour mettre l'accent sur l'ISI |
| Échantillons par interface utilisateur | 64 | Bonne résolution temporelle sans calcul excessif |
| Variation de la tension d'entrée | Différentiel de 800 mVpp | Variation typique du SERDES TX |
| Temps de montée/descente | 35 ps (10 à 90 %) | Typique pour un pilote 10G TX |
Lire les résultats : ouvert ou fermé
Un œil sain à 10 Gbit/s devrait indiquer :
« MATHBLOCK_0 »
« MATHBLOCK_1 »
L'outil rapporte ces chiffres directement. À titre indicatif :
| Hauteur des yeux | Largeur des yeux | Verdict |
|---|---|---|
| > 200 mV | > 0,5 UI | Passe : marge confortable |
| 100—200 mV | 0,35—0,5 UI | Marginal — utilisation de l'égalisation |
| < 100 mV | < 0,35 UI | Échec — canal trop perdant |
Que faire lorsque l'œil est fermé
Option 1 : Réduire la longueur des traces. La solution la plus simple. Si vous pouvez effectuer un reroutage à 12 cm au lieu de 20 cm, vous récupérez environ 4 à 8 dB de perte d'insertion. Résimulez pour confirmer. Option 2 : passer à un laminé à faible perte. Passer du FR-4 standard à un stratifié à perte moyenne comme l'Isola 370HR ou le Panasonic Megtron 6 réduit les pertes à 5 GHz de 30 à 50 %. Le [Calculateur d'impédance contrôlée] (/calculators/pcb/controlled-impedance) peut vous aider à vérifier que les nouvelles dimensions de l'empilement respectent votre objectif de 100 Ω. Option 3 : ajouter un égaliseur CTLE ou DFE. La plupart des PHY SerDes 10G sont équipés d'un égaliseur linéaire en temps continu (CTLE) avec pic réglable. Un CTLE avec un pic de 6 dB à 5 GHz peut sauver des canaux présentant une perte d'insertion allant jusqu'à -22 dB. Exécutez à nouveau la simulation en appliquant la fonction de transfert CTLE pour voir l'œil égalisé. Option 4 : désintégrez les connecteurs. Si votre mesure VNA inclut des lancements de luminaires ou des pastilles de connexion que vous n'utiliserez pas dans la conception finale, désintégrez-les. Même 1 dB de récupération artificielle des pertes peut déplacer un œil marginal dans la zone de passage.Une note sur Via Stub Resonance
Un mode de défaillance que la simulation par paramètres S détecte mais que les contrôles de configuration échouent complètement : via la résonance des tronçons. Un trou traversant situé sur une carte de 1,6 mm avec un embout de 0,8 mm résonne à environ :
« MATHBLOCK_2 »
C'est bien au-dessus de 5 GHz, donc un via standard convient. Mais un tronçon de 3,2 mm (courant si vous roulez au milieu d'un fond de carte épais) résonne à une fréquence proche de 12 GHz, ce qui ajoute une encoche qui coupe l'œil. Le [Calculateur de résonance Via Stub] (/calculators/pcb/via-stub-resonance) le signalera avant même que vous ne saisissiez les paramètres S.
Avant d'envoyer les fichiers à Fab
L'outil de diagramme oculaire transforme une vérification de mise en page intuitive en une décision quantitative de réussite ou d'échec. Téléchargez le fichier .s2p mesuré, entrez les paramètres de votre lien et examinez deux chiffres : la hauteur et la largeur des yeux. Si les deux sont dans la zone verte, validez. Si ce n'est pas le cas, vous savez exactement quel bouton actionner avant de dépenser de l'argent pour faire tourner le plateau.
[Exécutez la simulation du diagramme oculaire] (/tools/eye-diagram)
Articles connexes
S-Parameter De-embedding: Removing Fixture Connectors from VNA Measurements
A practical walkthrough of the S-parameter analysis pipeline: viewing raw VNA data, identifying connector response, applying time gating to isolate a PCB trace DUT, checking passivity, and cascading a de-embedding file to get clean trace-only S-parameters.
1 mars 2026
EMC / CompliancePredicting Radiated Emissions Before FCC Testing: A PCB Engineer's Walkthrough
A hardware startup's SBC fails FCC Part 15 Class B pre-compliance on the first scan. Follow the analysis in the EMI Radiated Emissions Estimator to identify the dominant sources, predict which harmonics will hit the limit, and verify that three targeted design changes bring the 95th-percentile emission below the FCC threshold.
1 mars 2026
PCB DesignFDTD Via Simulation: Why Your 10 Gbps Signal Hates Via Stubs
A step-by-step guide to running an FDTD simulation of a through-via transition in FR-4. Covers how to set up the simulation, interpret S11/S21 results, understand stub resonance frequency, and decide when back-drilling is worth the cost.
1 mars 2026