Désencombration des paramètres S : suppression des connecteurs des appareils des mesures VNA
Présentation pratique du pipeline d'analyse des paramètres S : visualisation des données VNA brutes, identification de la réponse du connecteur, application d'une temporisation pour isoler un DUT de trace de PCB, vérification de la passivité et mise en cascade d'un fichier de désintégration pour obtenir des paramètres S propres uniquement.
Le problème : votre VNA mesure également le luminaire
Vous venez de mesurer une trace de microruban de 10 cm sur une carte de test Rogers 4003C afin de caractériser la perte d'insertion du courant continu à 10 GHz. Vous exportez le fichier .s2p, tracez S21 et vous remarquez immédiatement une large encoche autour de 7 GHz à laquelle vous ne vous attendiez pas. Avant de signaler qu'il s'agit d'un problème de fabrication de la carte, posez-vous la question suivante : avez-vous effectué l'étalonnage en fonction du point de lancement du connecteur SMA ou en fonction du plan de référence situé au bord du traçage ?
Dans la plupart des configurations de banc, la réponse est la première. Les deux connecteurs SMA utilisés pour connecter la carte au VNA se trouvent à l'intérieur de votre plan d'étalonnage. Leur réponse combinée, y compris les transitions via, le corps du connecteur et toute discontinuité sur la rampe de lancement, se situe au-dessus de votre mesure de trace. Le désintégration supprime cette réponse de l'appareil, de sorte qu'il ne vous reste que les paramètres S de trace.
L'outil S-Parameter Analysis Pipeline vous permet d'enchaîner quatre opérations sur un seul fichier .s2p : View, Passivity Check, Time Gate et De-embed. Voici comment les traiter dans l'ordre.
Étape 1 : Afficher — Sachez ce que vous regardez
Chargez votre fichier .s2p à 2 ports depuis le VNA avec les paramètres de pipeline suivants :
| Paramètre | Valeur |
|---|---|
| Impédance de référence | 50 Ω |
| Freq Start | 0 (utiliser la plage de fichiers) |
| Freq Stop | 0 (utiliser la plage de fichiers) |
| Opérations | Afficher |
Qu'est-ce qui indique une réponse dominée par les connecteurs ? Surveillez :
- Un pic S11 net (faible perte de retour) inférieur à 2 GHz, typique d'une rampe de lancement SMA trop large pour 50 Ω
- Ondulation en S21 avec une périodicité correspondant à deux fois la longueur électrique du corps du connecteur (~50 à 100 ps aller-retour)
- Toute encoche coïncidant avec une résonance en quart d'onde de la longueur de la broche du connecteur
Étape 2 : Contrôle de passivité — Détectez rapidement les erreurs d'étalonnage
Avant d'investir du temps dans le verrouillage et le désencastrement, exécutez l'opération de contrôle de passivité. Un port passif et sans perte à 2 ports doit satisfaire aux exigences suivantes :
« MATHBLOCK_0 »
Si cette somme dépasse 1,0 à tout moment, même de 0,01, votre fichier n'est pas passif. Causes fréquentes :
- Dérive d'étalonnage VNA (recalibrez si la température de la carte a changé de plus de 5 °C depuis cal)
- Incompatibilité de port : le fichier a été enregistré sous 50 Ω mais le VNA a été réglé sur 75 Ω pendant la mesure
- Le mouvement du connecteur entre le port 1 et le port 2 effectue des balayages de mesure sur un VNA à 1 port
Étape 3 : Time Gate — Isolez le DUT
Le chronométrage transforme les données du paramètre S dans le domaine temporel (via IFFT), applique une grille fenêtrée autour de la réponse DUT, puis les retransforme en fréquence (FFT). Le résultat est un ensemble de paramètres S dans lequel les réponses du connecteur ont été supprimées.
Pour un appareil SMA-SMA mesurant une trace de 10 cm, les paramètres de déclenchement typiques sont les suivants :
- Centre de la porte : réglé au point médian du retard électrique de trace (~500 ps pour 10 cm sur FR4)
- Portée de la porte : tracez la longueur électrique plus une marge d'environ 100 ps de chaque côté
- Fonction fenêtre : Kaiser-Bessel (réduit les lobes secondaires dans le domaine temporel au détriment de la résolution fréquentielle)
- Ondulation S11 réduite : les réflexions provenant des connecteurs sont bloquées
- Le S21 augmente désormais légèrement à haute fréquence par rapport à la version non verrouillée : les connecteurs ajoutaient une perte d'insertion qui est désormais supprimée
- L'encoche que vous avez vue à 7 GHz a disparu ou est beaucoup moins profonde, ce qui confirme qu'il s'agissait d'une résonance du connecteur, et non d'une trace de défaut
Étape 4 : Désintégration — Appliquez le modèle de fixation
Le time gating est une approximation à large bande. Pour une précision maximale, utilisez un fichier de désencastrement dédié : un .s2p mesuré séparément du connecteur SMA seul sur un substrat à passage court. Le pipeline effectue son inverse en cascade (inversion de la matrice S) avec votre mesure DUT :
« MATHBLOCK_1 »
Pour générer le fichier de montage, mesurez une carte traversante correspondante (même substrat, même géométrie de lancement, trace de longueur nulle) et enregistrez-la dans un fichier .s2p distinct. Chargez-le dans l'opération de désintégration.
| Désintégrer l'entrée | Valeur |
|---|---|
| Fichier de fixation du port 1 | sma_launch_port1.s2p |
| Fichier de fixation du port 2 | sma_launch_port2.s2p |
| Impédance de référence | 50 Ω |
Lecture de la sortie finale
Avec les paramètres S désintégrés en main, les trois chiffres les plus importants sont les suivants :
- Perte d'insertion à la limite de la bande passante de votre signal — si vous utilisez un signal NRZ de 10 Gbit/s, vérifiez le S21 à 5 GHz (la fréquence de Nyquist). Maintenez-le au-dessus de -3 dB pour une ouverture propre des yeux.
- Une perte de retour sur toute la bande : une valeur inférieure à −15 dB (VSWR < 1, 4:1) est acceptable pour la plupart des traces de PCB. En dessous de −20 dB, c'est bien.
- Planéité du retard de groupe : un retard de groupe fortement variable provoque des interférences entre symboles (ISI). La sortie De-embed comprend un diagramme de retard de groupe ; maintenez la variation en dessous de ± 20 ps sur la bande de signal.
Articles connexes
Eye Diagram Analysis for 10 Gbps SerDes: Validating Your Channel Before You Spin
A PCB designer routes a 10 Gbps SerDes lane across a 20 cm FR-4 trace with two connectors. Learn how to use S-parameter data and an eye diagram simulation to catch a failing channel before committing to fab.
1 mars 2026
EMC / CompliancePredicting Radiated Emissions Before FCC Testing: A PCB Engineer's Walkthrough
A hardware startup's SBC fails FCC Part 15 Class B pre-compliance on the first scan. Follow the analysis in the EMI Radiated Emissions Estimator to identify the dominant sources, predict which harmonics will hit the limit, and verify that three targeted design changes bring the 95th-percentile emission below the FCC threshold.
1 mars 2026
PCB DesignFDTD Via Simulation: Why Your 10 Gbps Signal Hates Via Stubs
A step-by-step guide to running an FDTD simulation of a through-via transition in FR-4. Covers how to set up the simulation, interpret S11/S21 results, understand stub resonance frequency, and decide when back-drilling is worth the cost.
1 mars 2026