Skip to content
RFrftools.io
Thermal

Calculateur Thermal Via Array

Calculez la résistance thermique d'un circuit imprimé via un réseau pour répartir la chaleur entre les boîtiers SMD et les plans intérieurs en cuivre ou les dissipateurs thermiques.

Loading calculator...

Formule

θvia=LkCuAring+k f Acore,θarray=θviaN\theta_{via} = \frac{L}{k_{Cu} A_{ring} + k\, f\, A_{core}}, \quad \theta_{array} = \frac{\theta_{via}}{N}
θ— Résistance thermique (°C/W)
L— Épaisseur du PCB (via la longueur) (m)
k_Cu— Conductivité thermique du fût en cuivre (385 W/m·K) (W/m·K)
k— Conductivité thermique du remplissage (W/m·K)
A_ring— Section du fût métallisé, π(r² − (r − t)²) (m²)
A_core— Section de l'alésage intérieur au cuivrage, π(r − t)² (m²)
f— Fraction de remplissage
N— Nombre de vias

Comment ça marche

Le calculateur Thermal via Array calcule la résistance thermique verticale des PCB pour l'extraction de la chaleur des dispositifs d'alimentation montés en surface, ce qui est essentiel pour la conception des pastilles thermiques QFN, la gestion thermique des PCB LED et le refroidissement des composants SMD haute puissance. Les concepteurs de circuits imprimés, les ingénieurs thermiques et les concepteurs d'électronique de puissance utilisent des réseaux de liaisons pour contourner la faible conductivité thermique du FR4 (0,3 W/m·K par rapport au cuivre à 385 W/m·K). Selon la norme IPC-2221B, un seul via (25μm paroi cuivré de 0,3 mm de diamètre) traversant 1,6 mm de FR4 présente R_th ≈ 192°C/W ; les vias remplis de cuivre atteignent R_th ≈ 59°C/W. Les vias parallèles réduisent la résistance totale : N vias donnent R_total = R_single/N. Un réseau 5 × 5 de vias remplis de cuivre atteint R_th ≈ 2,4°C/W, soit des performances proches du cuivre solide. Le pas de raccordement doit être d'au moins 0,8 mm (centre à centre) pour éviter les problèmes de fabrication des PCB.

Exemple Résolu

Conception d'une matrice thermique pour LED de 3 W sur un circuit imprimé FR4 de 1,6 mm d'épaisseur avec un tampon thermique de 6 × 6 mm. Objectif : θSA < 10 °C/W pour maintenir la jonction en dessous de 85 °C à Ta = 50 °C. Calcul d'un seul via : diamètre = 0,3 mm, paroi plaquée = 25μm, conductivité du cuivre = 385 W/m·K. Surface annulaire = π×((0.15)² - (0.125)²) = 0.0216mm². R_via = 1.6mm/(385×0.0216mm²) = 192 °C/W par via plaqué. Pour les tubes remplis de cuivre : surface = π×(0.15)² = 0.0707mm². R_via = 1.6mm/(385×0.0707mm²) = 59°C/W. Nombre requis : N = 59/10 = 6 vias remplis de cuivre au minimum pour le tampon. Disposer en réseau 3 × 3 (9 vias) à un pas de 2 mm dans un tampon de 6 × 6 mm : R_total = 59/9 = 6,6 °C/W. Cela dépasse la cible, offrant une marge de 34 %. Avec la partie inférieure dissipateur thermique (θSA_sink = 5°C/W), total θSA = 6.6 + 5 = 11,6°C/W. Tj = 50 + 3×11,6 = 84,8 °C, dans les limites de l'objectif de 85 °C.

Conseils Pratiques

  • ✓Les vias remplis de cuivre coûtent 30 à 50 % de plus que les vias plaqués standard, mais offrent des performances thermiques 2 à 3 fois supérieures, ce qui est rentable pour une alimentation supérieure à 2 W par pastille
  • ✓Le Via-in-Pad avec planarisation permet de placer les composants directement sur les vias, ce qui est essentiel pour les conceptions de tampons thermiques QFN et BGA conformément à la norme IPC-7095D
  • ✓Connexion via un réseau à des plans de masse ou d'alimentation internes : les plans assurent la répartition latérale de la chaleur, réduisant ainsi la valeur effective θSA 0 de 20 à 50 % par rapport à l'isolation par réseau

Erreurs Fréquentes

  • ✗Utiliser des vias uniquement plaqués au lieu de vias remplis : les vias plaqués ( (25μm paroi) présentent une résistance thermique 2 à 3 fois supérieure à celle des vias remplis de cuivre ; spécifiez des vias remplis pour les applications thermiques.
  • ✗Espacement trop étroit des vias : pas de délaminage inférieur à 0,8 mm entraîne un risque de délaminage du PCB lors de la refusion ; un pas de 1 mm est recommandé conformément à la norme IPC-2221B pour les réseaux de circuits de raccordement thermiques
  • ✗Ignorer l'évacuation de l'humidité de la soudure : les vias non remplis peuvent évacuer la soudure du tampon thermique lors de l'assemblage, créant ainsi des vides ; utilisez un masque de soudure, une tente ou un via-in-pad avec placage de capuchon

Foire Aux Questions

Règle générale : 4 vias minimum pour une amélioration mesurable, 16 à 25 vias se rapprochent des performances du cuivre solide. Pour le dimensionnement quantitatif : N = R_single_via / R_target. A Un dispositif de 1 W ciblant θ = 20°C/W nécessite environ 3 vias remplis de cuivre ; un appareil de 10 W ciblant θ = 2°C/W nécessite environ 30 vias. La norme IPC-2152 recommande 1 via par 0.5-1mm² de surface du coussin thermique.
Impact minimal : les vias circulaires sont standard et offrent un équilibre optimal entre les performances thermiques et les coûts de fabrication. Un diamètre plus grand améliore la résistance thermique (R ∝ 1/surface) mais réduit l'espace de routage. Tailles standard : 0,3 mm pour le signal, 0,4 à 0,5 mm pour l'alimentation, 0,2 mm pour le HDI. Le rapport hauteur/largeur (profondeur/diamètre) doit être inférieur à 10:1 pour un placage fiable conformément à la norme IPC-4761.
FR4 : 0,3-0,4 W/m·K (plan traversant), 0,8-1,0 W/m·K (dans le plan grâce au tissage de verre). Cuivre : 385 W/m·K. Substrat en aluminium : 1-2 W/m·K pour substrat métallique isolé (IMS) selon Bergquist. PCB à noyau métallique : 1-8 W/m·K pour le diélectrique, connecté à un support en aluminium solide (205 W/m·K). Pour les LED haute puissance, les substrats IMS ou céramiques (AlN : 170 W/m·K) 6) sont préférés au FR4.
Le remplissage au cuivre est préférable pour les vias thermiques : il remplit entièrement le baril de cuivre, maximisant ainsi la section transversale. Plated vias have hollow center (25-35μm wall thickness typical), reducing effective area by 60-80%. Différence de coût : 0,001 à 0,005$ par visa. Pour le via-in-pad situé sous les pastilles thermiques QFN, des vias remplis et planarisés sont nécessaires pour empêcher l'évacuation de l'humidité de la soudure conformément à la norme J-STD-001H.

Articles Connexes

Thermal

Surchauffe des circuits intégrés : guide du calcul de la température de jonction

Calculez la température de jonction à partir de la dissipation de puissance et des résistances thermiques.

Thermal

Pourquoi votre piste de PCB chauffe plus que vous ne le pensez

Calculez l'échauffement des pistes de PCB selon le courant, la largeur et le cuivre. Exemples pratiques, contexte IPC-2152 et erreurs thermiques courantes.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

Thermal Paste

Thermal paste and grease for heatsink-to-component bonding

Amazon →

Heatsinks (TO-220)

Aluminum heatsinks for TO-220 and similar packages

Amazon →

Thermal Pads

Silicone thermal pads for PCB component cooling

Amazon →

Calculateurs associés

Thermal

Température de jonction

Calculez la température de jonction des semi-conducteurs à partir de la dissipation de puissance et de la chaîne de résistance thermique (θJC + θCS + θSA). Essentiel pour la conception thermique des transistors, des MOSFET et des circuits intégrés.

Thermal

Sélection du dissipateur thermique

Calculez la résistance thermique requise du dissipateur thermique (θSA) pour maintenir la jonction d'un appareil en dessous de sa température maximale. Utilisez-le pour sélectionner le dissipateur thermique approprié.

PCB

Via Thermal Resistance

Calculez la température via la résistance, la conductance du réseau et la capacité actuelle pour la gestion thermique des PCB. Design rempli et plaqué via des matrices. Résultats instantanés et gratuits.

Thermal

Dissipateur thermique

Calculez la résistance thermique et la température de jonction requises pour les appareils électriques