バックコンバータ設計ガイド:インダクタ、コンデンサ、および効率

バックコンバータとLDOのどちらを使うべきか

リニアレギュレータ (LDO) はシンプルで静かですが、余分な電圧はすべて熱として放散されます。P = (V_In − V_out) × I_out。1Aで12V→3.3Vになると、8.7Wの損失になります。ヒートシンクが必要になり、入力電力の 73% が無駄になります。

バックコンバータは 85 ～ 95% の効率を実現しますが、インダクタ、出力コンデンサ、専用コントローラまたは内蔵電源 IC が必要です。複雑さに見合う価値があるクロスオーバーポイント:

「MATHBLOCK_0」

一般的な基板設計では、(V_IN − V_OUT) × I_OUT) × I_OUT > 0.5W の場合、1ドルと考えてください。

基本方程式

デューティ・サイクル (連続伝導モード):

「マスブロック_1」

ファーストパス計算では、σ = 0.88 (88% の効率) と仮定します。

特定のリップル電流 (通常は I_out の 20 ～ 40%) に対するインダクタ値:

「マスブロック_2」

特定の出力リップル電圧に対する出力コンデンサ:

「マスブロック_3」

これは理想的な最小値です。実際には、コンデンサのESRを加算します。つまり、ΔV_ESR = ΔI_L × ESRとなります。

実際に動作した例:2Aで12V → 5V

指定値: V_IN = 12V、V_OUT = 5V、I_OUT = 2A、f_sw = 400 kHz

1.デューティサイクル: D = 5/(12 × 0.88) = 0.473 (47.3%)

2.リップル電流 (アイアウトの 30%): ΔI_L = 0.6A

3.インダクタ: L = 5 × (1 − 0.473)/(0.6 × 400,000) = 11 µH → 10 µH 標準を使用

4.出力コンデンサ (ΔV = 50 mV): C = 0.6/(8 × 400,000 × 0.05) = 3.75 µF → マージンには 10 µF を使用

5.インダクタピーク電流: i_Peak = 2 + 0.3 = 2.3A — 定格が2.5A以上のインダクタを選択してください

インダクタの選択

主な仕様: -インダクタンス値 ± 20% で問題ありません。フェライトコアは DC バイアスでドリフトします。 -飽和電流 > I_Peak (コアを飽和させないでください。効率が低下します) -DCR (直流抵抗) — 低いほど良い。P = I²×DCR -SRF (自己共振周波数) > 2× f_sw

2A で 10 µH の場合、Würth 74437324100 または TDK SLF12555T-100M4R3 が一般的な選択肢です。

コンデンサの選択

出力コンデンサには、セラミック X5R または X7R が推奨されます。Y5V (DC バイアスに対して高容量損失) は避けてください。電解液はバルクキャパシタンスを並列に使用することができます。

入力コンデンサの場合は、コンバータの近くに 10 ～ 100 µF のバルク・キャップを、IC ピンには 1 µF のセラミック・キャップを配置します。入力から流れるスイッチング電流はパルスされます。入力のデカップリングが不十分だと、ボード全体にノイズが発生します。

効率の損失

主な損失メカニズム: 1.導通損失: FET とインダクタ DCR のI²×R 2.スイッチング損失: P_SW = 0.5 × V_IN × I_OUT × t_sw × f_sw (f_swに比例) 3.ゲートチャージロス: P_g = Q_g × V_gs × f_sw (フェット当たり) 4.インダクタのコア損失: 周波数と磁束に依存 (コアデータシートより)

標準部品で400kHzのときには、88～ 92% の効率が期待できます。1 MHz ではスイッチング損失が増加します。高度な FET を使用しない限り、効率は 83～ 87% まで低下する可能性があります。

コンポーネントを注文する前に、[バックコンバータカリキュレータ] (/カリキュレータ/パワー/バックコンバータ) を使用して設計をモデル化し、デューティサイクル、インダクタサイズ、およびコンデンサの要件を計算してください。