PCB

PCBビアカリキュレータ

インピーダンス、キャパシタンス、インダクタンス、電流容量、アスペクト比、およびDFM警告を使用してPCBを計算します。スルーホールビアとブラインド/ベリードビアをカバーします。

Loading calculator...

公式

C_{via} \approx \frac{0.0554\,\varepsilon_r\,T\,d}{D-d}\ \text{pF},\quad L_{via} \approx 0.2h\left(\ln\frac{4h}{d}+0.5\right)\ \text{nH}

参考: IPC-2141A; Howard Johnson "High-Speed Signal Propagation"

T— ボードの厚さ (mm)

d— ビアドリル径 (mm)

D— パッド直径 (mm)

εᵣ— 誘電率

h— ビアの高さ (= ボードの厚さ) (mm)

仕組み

ビア・インピーダンス・カリキュレータは、高速デジタル設計、RF遷移、シグナルインテグリティ解析に不可欠なPCBビアの特性インピーダンス、寄生容量、インダクタンスを計算します。シグナルインテグリティのエンジニアは、これを利用して、マルチギガビットのデータレートで 5 ～ 15% の信号反射の原因となるビアの不連続性を最小限に抑えます。

ジョンソン/グラハムの「高速デジタル設計」によると、ビアインピーダンスはZ = 87/sqrt (Er) x ln (1.9 x d/D) に従います。ここで、D はアンチパッドの直径、d はビアドリルの直径、Er は誘電率です。FR4（Er=4.3）に0.6mmのアンチパッドを備えた一般的な0.3mmビア（Er=4.3）のZは約52オームで、目標の50オームに近い値ですが、0.3〜0.5pFの静電容量と0.5〜1.0nHのインダクタンスがあるため、不連続性が生じます。

基板厚によるビア寄生成分スケール:IPC-2221BはキャパシタンスC = 1.41 x Er x T x d^2/(D^2-d^2) pFを示しています。ここで、Tはmm単位の基板厚です。厚さが1.6mmのボードの静電容量は0.8mmの2倍になります。これが、10 Gbps を超える信号には、マイクロビア (0.1 mm ドリル、0.15 mm パッド) を備えた HDI スタックアップが必要である理由です。これらのスタックアップでは、標準の PTH ビアと比較して静電容量が 80% 減少します。

3 GHz を超える RF アプリケーションでは、ビア・スタブ共振が重要になります。1.6mmボードのレイヤー2で遷移する信号のスルーホールビアには、約5.5 GHz (4分の1波) で共振する1.4mmのスタブがあり、周波数応答にノッチが生じます。バックドリル (IPC-6012E) によってスタブが除去され、共振周波数での挿入損失が6～10 dB回復します。

計算例

問題：4層の1.6mm FR4（Er=4.3）に0.6mmのアンチパッドを備えた0.3mmビア（0.25mmの仕上げ穴）のインピーダンスと寄生成分を計算し、L1上の信号がL3に遷移します。

ジョンソン/グラハム氏による解法: 1.ビアインピーダンス:A = 87/平方フィート (4.3) x ln (1.9 x 0.6/0.3) = 42.0 x ln (3.8) = 42.0 x 1.335 = 56.1 オーム 2.ビア長さ (L1からL3): 約0.3ミリメートル 3.キャパシタンス:C = 1.41 x 4.3 x 0.3 x 0.3^2/(0.6^2-0.3^2) = 1.82 x 0.027/0.27 = 0.18 pF 4.インダクタンス:L = 5.08 x 0.3 x [ln (4 x 0.3/0.3) + 1] = 1.52 x 2.39 = 3.63 nH/mm なので、L_Total = 1.1 nH 5.スタブの長さ (L3 以下): 1.3 mm、f = c/ (4 x 1.3 mm x 平方フィート (4.3)) での共振値 = 5.3 GHz

結果:0.18 pF、1.1 nH の 56 オーム・ビア50 オームのラインの場合、反射係数 = (56-50)/(56+50) = 5.7% です。5 Gbps 未満では許容範囲ですが、10 Gbps 以上または 3 GHz を超える信号にはバックドリルが必要です。

実践的なヒント

✓BGAブレークアウトには、キャップメッキ付きのビアインパッドを使用してください。IPC-7095の推奨に従い、トレーススタブを排除し、寄生インダクタンスを30％削減します。
✓信号ビアの lambda/20 (10 GHz で 2 mm) の信号ビア内にグランドビアを追加すると、低インダクタンスのリターンパスが得られ、ビアインダクタンスが Johnson/Graham 氏によれば 40 ～ 60% 減少します。
✓RF/マイクロ波（6GHz以上）の場合：バックドリルを信号層から0.1mm以内に指定すると、スタブ共振が除去され、ビアあたり3〜6dBの挿入損失が改善されます。

よくある間違い

✗アンチパッドサイズの影響は無視します。アンチパッドを0.5mmから0.8mmに増やすと、ビアインピーダンスが10〜15オーム上がり、50オームのトレースとのマッチングは向上しますが、配線密度は低下します。
✗高周波信号のスタブ共振は無視してください。1mmのスタブではFR4の7.5GHzで共振ノッチが発生し、10dB以上の挿入損失が発生します。3 GHz を超える信号のスタブ周波数は必ず計算してください。
✗25Gbps以上の信号にはPTHビアを使用します。標準の0.3mmビアのキャパシタンスは0.5pF、HDIマイクロビア（0.1mm）は0.08pFで、IEEE 802.3に従ってビア遷移ごとのリターンロスを6〜8dB削減します。

よくある質問

ビアの直径はインピーダンスにどのように影響しますか？

ビアインピーダンスはln (D/d) 比とともに増加します。アンチパッド (D) が大きいか、ドリル (d) が小さいと、インピーダンスが上がります。ジョンソン/グラハムによると、FR4に0.5mmのアンチパッドが付いた0.25mmのビアでは48オームになり、0.7mmのアンチパッドを使用すると58オームになります。トレースのインピーダンスに合わせてD/d比を最適化します。通常、50オームの場合はD/d = 2.0-2.5です。

ビアインピーダンスの計算が重要なのはなぜですか？

ビアの不連続は信号反射の原因となります。IEEE 802.3イーサネット仕様では、10GBASE-Tの最大ビア反射係数は 5% です。50 オームのトレースに 60 オームのビアがあると 9% の反射が発生し、仕様を満たしていません。25 Gbps (100GBASE-CR4) では、ビア容量が0.3 pFを超えると、2 dB の挿入損失が発生するため、HDI マイクロビアが必要になります。

ビアインピーダンスを下げることはできますか？

はい。アンチパッドの直径を小さくする (グランドプレーンとの結合を強める) か、ドリルの直径を大きくする (銅面積を増やす)。ただし、アンチパッドが小さいとドリルがブレークアウトするリスクがあり、ドリルを大きくすると配線密度が低下します。最適:IPC-2141Aのガイドラインに従い、FR4のインピーダンスを介した45～50オームには、0.45mmのアンチパッド付きの0.25mmドリルを使用してください。

異なるPCB材料はビアの性能にどのように影響しますか？

低Er材料（ロジャースRO4350B、Er=3.48）は、同じ形状のFR4（Er=4.3）と比較して、インピーダンスを介してインピーダンスが 10% 増加します。PTFE (Er=2.2) はインピーダンスを 25% 増加させます。静電容量はErに比例してスケーリングされるため、低ER材料ではそれに比例してビア容量が減少します。これは高速信号に適しています。

これらの式はすべての周波数に適用できますか？

準静的式は、ビア長がラムダ/10未満の周波数まで、+/ -10% の精度が得られます。FR4 搭載の 1.6 mm ボードの場合、これは約 4 GHz です。4 GHz を超える場合は、フルウェーブ EM シミュレーション (HFSS、CST) を使用すると正確な S パラメータが得られます。3 GHz 以上では、フォーミュラの精度に関係なく、スタブの共振効果が支配的になります。

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management