Skip to content
RFrftools.io
Power

LDO リニアレギュレータドロップアウト計算ツール

リニアレギュレータ設計のLDOレギュレータの電力損失、接合部温度上昇、最小入力電圧、効率、およびヘッドルームを計算

Loading calculator...

公式

PD=(VinVout)×Iload,η=Vout/Vin×100P_D = (V_in − V_out) × I_load, η = V_out / V_in × 100%
V_in入力電圧 (V)
V_out出力電圧 (V)
I_load負荷電流 (A)
V_DOドロップアウト電圧 (V)
θ_JAサーマルレジスタンス (°C/W)

仕組み

リニアレギュレータドロップアウトカリキュレータは、電圧レギュレーション回路の最小入力電圧、消費電力、および効率を測定します。これは、スイッチング後のレギュレータフィルタ処理、高精度電圧リファレンス、およびノイズに敏感な計測器に不可欠です。電源設計者、アナログエンジニア、組み込み開発者は、このツールを使用して、熱損失を最小限に抑えながら十分なヘッドルームを確保しています。ホロウィッツ&ヒルの「エレクトロニクスの芸術」(第3版)によると、リニアレギュレータは過剰な電圧を熱として放散します。つまり、Pdiss = (Vin-Vout) × Iload () = Vout/Vinという最大効率を達成します。従来のLM7805シリーズ(固定5V出力)の場合、ドロップアウト電圧はオン・セミコンダクターのデータシートあたり2〜2.5Vで、レギュレーションを保証するにはVinが7V以上必要です。最新のLDO (低ドロップアウト) レギュレータでは、Rds (on) が0.5Ω未満のPMOSパストランジスタを使用してこれを50~300mVに低減しています。TIアプリケーションノートSLVA079によると、ドロップアウト電圧は負荷電流に比例してほぼ直線的に増加します。つまり、Vドロップアウト≈Rds (on) × Iload () です。内部リファレンス精度 (通常± 1-2%) とライン/負荷レギュレーション (5~50 mV の変動) によって、さまざまな条件下での出力電圧の安定性が決まります。

計算例

バックコンバータの後の線形レギュレーションを使用してポストレギュレータ段を設計します。要件:5 V のバック出力を ADC リファレンス、50 mA 負荷、50 µV 未満の出力ノイズ用に 3.3 V に変換します。ステップ1: レギュレータータイプの選択 — LM317 (1.5 V ドロップアウト) では、5 V の入力トランジェントではマージンが不十分です。LDO: TI TPS7A4901 (250 mV ドロップアウト、15 µV RMS ノイズ) を使用してください。ステップ 2: ヘッドルームの検証 — 50 mA の場合:Vドロップアウト = 標準 90 mV、最大 250 mVVIN_Min = 3.3 + 0.25 = 3.55 V (5 V 入力では 1.45 V のマージンが得られます)。ステップ 3: 電力の計算 — 価格 = (5-3.3) × 0.05 = 85 mWSOT-23-5 パッケージ (θ JA = 180°C/W): ΔTj = 15°C — ヒートシンクは不要です。ステップ 4: ノイズの検証 — TPS7A4901: 適切なデカップリングを行った場合の 15 µV 実効値 (10 ヘルツ-100 kHz)入出力には 10 µF + 0.1 µF のセラミックを使用してください。ステップ5: PSRR(1kHzで70dB)を確認すると、バックコンバータの30mVリップルが出力で9μVに減衰します。

実践的なヒント

  • アナログ・デバイセズのAN-1072によると、2つのLDOをカスケード接続して超低ノイズ性能を実現しています。第1段では20dBのPSRRが得られ、第2段では60dB増加し、スイッチング・ノイズの総除去量は80dBを超えます
  • ± 1% を超える出力電圧精度を得るには、0.1% 精度の抵抗を備えた調整可能なLDO(TPS7A49、LT3045)を使用してください。固定電圧LDOでは通常、±2~ 3% の許容誤差が規定されます。
  • 調整ピンにソフトスタートコンデンサを追加して突入電流を制限します。100nFでは1~10ミリ秒の起動ランプが可能で、ソースインピーダンスが制限されても入力電圧ドループから保護されます

よくある間違い

  • 標準レギュレータとLDOの混同を招く — LM7805は最小2Vのヘッドルーム(入力が7V以上)を必要とするのに対し、最新のLDO(ADP3338)は1Aでわずか190mVのドロップアウトで動作します
  • 内部抵抗の影響を無視すると、ドロップアウト = Rds (on) × Iload。0.3 Ω の LDO では 500 mA で 150 mV のドロップアウトが発生しますが、1.5 A では 450 mV のドロップアウトが発生し、仕様を超える可能性があります。
  • 入力デカップリングが不十分な場合 — TI SLVA115によると、LDOでは発振を防ぐためにピンから10 mm以内に1〜10µFの入力コンデンサが必要です。セラミックの場合はESR <1Ω、タンタルの場合は0.5~5Ω

よくある質問

ドロップアウト電圧は、レギュレーションを規定の出力許容範囲内に維持するための最小のVin-Vout差です。オン・セミコンダクターのアプリケーションノートによると、これは飽和時のパストランジスタの両端の電圧 (PMOS: Rds (on) × Iload、NPN: Vce (sat)) を表します。ドロップアウトを下回ると、出力電圧は入力に比例して低下し、PSRRは0dBまで低下します。
低ドロップアウトにより、(1) バッテリ駆動時間が長くなり、ドロップアウトが200mV低くなることでリチウムイオン電池からさらに5~ 10% のバッテリ容量が引き出される、(2) 電力損失が減少 (1Aでドロップアウトが200mV減少し、200mWの熱を節約できる)、(3) カスケードレギュレーションにより、過剰な電圧バジェットなしでポストレギュレータステージが可能になります。それによると、最新の超LDOは1Aで50mVのドロップアウトを実現しています。
Vin_Min = Vout + Vdropout + Vmargin (通常は 100-200 mV)。動作電流と動作温度では最大ドロップアウト仕様を使用してください。例:3.3 V 出力、200 mV 最大ドロップアウト、150 mV マージン → VIN_min = 3.65 V バッテリアプリケーションの場合、放電終了時のバッテリ電圧を計算し、VIN_min が達成可能であることを確認します。
価格 = (Vin-Vout) × Iload + Vout × Iq。ここで Iq は静止電流 (通常は 1 µA ~ 5 mA) です。負荷電流が高くなると、Iload 項が支配的になります。例:500 mA で 12 V ~ 5 ボルト:Pdiss = 7 V × 0.5 A = 3.5 W — かなりのヒートシンクが必要です (周囲85°C で安全に動作させるには、θ JA < 15°C/W)。
TI電源トポロジー選択ガイド参照:(1) 許容効率 80% 以上 (Vout/Vin > 0.8)、(2) 低ノイズが重要 (<100 µV)、(3) シンプルさ/コスト優先、(4) PCBのスペースが限られている (0.5cm²未満) 場合は、リニアレギュレータを使用してください。TIごとの電力トポロジー選択ガイド:(1) 許容効率 80% 以上 (Vout/Vin > 0.8)、(2) 低ノイズが重要 (<100µV)、(3) シンプルさ/コスト優先、(4) PCBのスペースが限られている > Vout (2×)、(3) 電力が2Wを超えるハイブリッドアプローチ:スイッチングレギュレータ+LDOポストレギュレータは、効率と低ノイズの両方を実現します。

Shop Components

As an Amazon Associate we earn from qualifying purchases.

DC-DC Buck Converter Modules

Adjustable step-down converter modules for bench and prototype use

LDO Voltage Regulator Kit

Assorted low-dropout linear regulators for prototyping

Electrolytic Capacitor Kit

Aluminum electrolytic capacitor kit for power supply filtering

Power Inductor Kit

Assorted shielded power inductors for switching supply designs

関連電卓