Skip to content
RFrftools.io
Power

スイッチングレギュレータ出力リップルカリキュレータ

スイッチングレギュレータ設計におけるバックコンバータの出力電圧リップル、インダクタ電流リップル、およびESRの寄与を計算

Loading calculator...

公式

ΔIL=(VinVout)×D/(L×f),ΔV(ΔVC2+ΔVESR2)ΔI_L = (V_in − V_out) × D / (L × f), ΔV ≈ √(ΔV_C² + ΔV_ESR²)
Dデューティサイクル
Lインダクタンス (H)
fスイッチング周波数 (Hz)
C出力キャパシタンス (F)
ESR等価直列抵抗 (Ω)

仕組み

スイッチングレギュレータリップルカリキュレータは、デジタル負荷電力供給、ミックスドシグナルシステム、およびEMCコンプライアンスに不可欠なSMPS設計の出力電圧リップル、インダクタ電流リップル、およびコンデンサの要件を決定します。パワー・エレクトロニクス・エンジニア、FPGA設計者、車載電子機器開発者は、厳しいリップル仕様を満たすためにこのツールを使用しています。エリクソン&マクシモビッチの「パワーエレクトロニクスの基礎」によると、出力電圧リップルには、容量性(ΔVc = ΔIL/(8×FSWCout))とESRベース(ΔVESR = ΔIL × ESR)の2つの要素があります。ESRが10mΩ未満のセラミックコンデンサでは、容量性リップルが優勢です。ESRが50~500mΩのアルミニウム電解コンデンサでは、ESRリップルが優勢です。このアプリケーションノートでは、SLVA630はインダクタ電流リップルΔIL = Vout× (1-D)/(fSwL) と規定しており、通常はDC負荷電流の20~ 40% を対象としています。最新のプロセッサでは、タイミングマージンの低下を防ぐために10mV未満のリップルが必要です。インテルVR14では、1.0Vのコアレールに対して±5mVの静的許容誤差と±25mVのトランジェントが規定されています。村田製作所のコンデンサアプリケーションガイドによると、X5R/X7Rセラミックは定格DC電圧で50~ 80% の容量を失います。リップルの計算では、セラミックコンデンサの値は常に2〜3倍低下します。

計算例

リップルが10mV未満の20AのFPGAコア電源用に、12V~1.0Vのバックコンバータを設計します。ステップ 1: インダクタリップルの設定 — 入出力の 30% を目標:ΔIL = 6 A p-p500 kHz では、D = 1/12 = 0.0833 になります。L = 1.0× (1-0.0833)/(500k×6) = 305 nH。30 nH (Vishay IHLP-5050) を使用してください。ステップ 2:10 mV のコンデンサ要件を計算します。容量性リップル:COUT_Min = 6/ (8×500k×0.01) = 150 µF。ステップ 3: コンデンサの選択 — 10×22 µF/6.3V X5R セラミック (公称値220 µF、DC バイアスディレーティング後は有効値 120 µF) を使用します。ESRの寄与:並列接続されたコンデンサ10個 = 実効値 0.3 mΩ。ΔVESR = 6 A × 0.3 mΩ = 1.8 mV。総リップル = √ (8² + 1.8²) ≈8.2 mV (仕様内)。ステップ 4: トランジェント応答の検証 — 100 ns で 15 A の負荷ステップを実行した場合、ΔV = L×Δi/VOUT = 330 nH × 15/1.0 = 4.95 µs のドループ時間。50 mV 未満のトランジェントを実現するには、330 µF のバルク・コンデンサを追加してください。

実践的なヒント

  • インテルのVR設計ガイドによると、ハイブリッド出力コンデンサ戦略を使用してください。高周波リップルフィルタリング (<1 MHz) にはMLCC、バルク・エネルギー・ストレージと過渡応答にはSP-CapまたはPOSCAP、中間周波数にはポリマー・コンデンサ
  • 超低リップル(<1 mV)アプリケーション向けに出力にパイフィルタ(L-C-L)を追加 — TI TPS7A8300ポストレギュレータはSMPS後の15µV RMSノイズを実現
  • 出力コンデンサを負荷ICの電源ピンから5 mm以内に配置します。トレース長が10 mmの場合、10 nHの寄生インダクタンスが加わり、50 A/µsの負荷ステップで500 mVのスパイクが発生します

よくある間違い

  • セラミックコンデンサの公称値(1.0 V DC バイアスで22 µF/6.3V X5R)を使用しても、保持できるのは60~ 70%(実効値13〜15 µF)だけです。必ずメーカーのDCバイアス曲線を確認するか、X7R誘電体を使用してください
  • 高周波ではESRを無視 — アルミ電解ESRは100Hzから100kHzに2~5倍に増加。100Hzのカタログ値ではなく、スイッチング周波数ではデータシートのESRを使用してください
  • 定格条件でのリップルの計算のみ — ワーストケースのリップルは、インダクタの電流リップルが最も大きい最大デューティサイクル (最小Vin) で発生します

よくある質問

TI SLVA630によると、リップル源:(1)インダクタ電流リップル充電/放電出力コンデンサ — ΔVc = ΔIL/(8×FSW×c)、(2)出力コンデンサESR — ΔVESR = ΔVESR = ΔIL×ESR、(3)スイッチング遷移時の出力コンデンサESL —ΔVESL = ESL × di/dt。セラミックコンデンサを使用した500 kHzでは、容量性リップルが通常70〜80%、ESRが15〜25%、ESLが5〜10%を占めます。
アナログ・デバイセズのAN-1471によると:(1) スイッチング周波数を上げる — 同じLC値でfswがリップルを半分にする、(2) 出力容量を増やす — リップルを半分にする、(3) 低ESRコンデンサを使用する — セラミックMLCC (2~10mΩ) と電解コンデンサ (50~500mΩ) を使う、(4) インダクタンスを上げる — ΔILは減少するが過渡応答は遅くなる、(5) ポストを追加レギュレータ — フェライトビーズ+コンデンサまたはLDOは、さらに40〜60 dBの減衰を実現します。
業界標準準拠:デジタル負荷 (CPU、FPGA): 出力の 1% 未満 (インテル/AMD VRM仕様では1.0Vレールで10mV)。アナログ/RF 回路:0.1% 未満 (ADC メーカーの仕様では 3.3 V で 3 mV 未満)。メモリ (DDR4/5): JEDEC 規格に準拠したあたり ± 1.5%オーディオ:10 mV 未満の場合、60 dB の SNR 低下を防ぐことができます。LED ドライバ:照明の場合は 5 ~ 20%、ビデオ/写真では 2% 未満が許容範囲です。
リップルは周波数に反比例し、ΔV 1/fsw です。周波数を 500 kHz から 1 MHz に倍増すると、同じ LC 値でリップルが半分になるか、同じリップルでインダクタを 2 倍小さくすることができます。トレードオフ:スイッチング損失は周波数に比例して増加します。TI設計ガイドによると、最適な周波数では、効率 (低fswを優先) とサイズ/リップル (fswが高い方が優先) のバランスが取れます。DC-DCコンバータでは通常200kHz~2MHzです。
村田製作所とTDKのアプリケーションガイドによる、リップル性能によるランク付け:(1) MLCCセラミック (2-10 mΩ ESR、最高のHF性能、ただしDCバイアスディレーティングと限られたバルク容量)、(2) ポリマーアルミニウム (8-20 mΩ、良好なバランス)、(3) SP-Cap/POSCap (5-15 mΩ、高容量密度)、(4) タンタル (50-200) mΩ、サージ定格)、(5) アルミ電解コンデンサ (100~500 mΩ、バルクストレージでは最小コスト/サイズ、HFリップルを回避)。

Shop Components

As an Amazon Associate we earn from qualifying purchases.

DC-DC Buck Converter Modules

Adjustable step-down converter modules for bench and prototype use

LDO Voltage Regulator Kit

Assorted low-dropout linear regulators for prototyping

Electrolytic Capacitor Kit

Aluminum electrolytic capacitor kit for power supply filtering

Power Inductor Kit

Assorted shielded power inductors for switching supply designs

関連電卓