PCB

PCB 비아 스텁 공진 계산기

스터브 길이, 신호 노치를 유발하는 스터브 공진 주파수, 백 드릴링으로 인한 주파수 개선을 통해 PCB를 계산합니다.

Loading calculator...

공식

L_{stub} = T_{pcb}\left(1-\frac{N_{layer}}{N_{total}}\right),\quad f_{res} = \frac{v_p}{4 L_{stub}}

참고: Eric Bogatin, "Signal and Power Integrity Simplified" 3rd ed.

L_stub— 비아 스텁 길이 (mm)

vp— 유전체에서의 전파 속도 (m/s)

εr— 유전 상수

f_res— 쿼터 웨이브 공진 주파수 (Hz)

작동 방식

비아 스텁 공진 계산기는 고속 디지털 (>5Gbps) 및 RF/마이크로파 PCB 설계에 필수적인 비아 스텁의 1/4파 공진 주파수를 계산합니다.신호 무결성 엔지니어는 이를 사용하여 공진 시 10-20dB 삽입 손실을 유발하고 PCIe Gen4/5, USB4 및 100G 이더넷의 채널 컴플라이언스에 실패하는 주파수 노치를 식별합니다.

Johnson/Graham의 '고속 디지털 설계'에 따르면 스루홀 비아는 신호 계층 출구 지점 아래에 스터브를 생성합니다.이 스텁은 f_res = c/(4 x L_Stub x sqrt (Er)) 에서 1/4파 공진기 역할을 하며, 여기서 L_Stub은 사용하지 않는 비아 배럴 길이입니다.레이어 2에 신호가 있는 1.6mm 보드 (상단에서 0.2mm) 에서 스터브 길이는 1.4mm이며 FR4 (Er=4.3) 에서는 5.3GHz로 공진합니다.

IEEE 802.3 100GBASE-CR4 사양에 따르면 12.5GHz에서의 최대 삽입 손실은 비아당 1.5dB입니다.12GHz에서 공진하는 비아 스텁은 15+dB 노치를 발생시켜 신호 무결성에 치명적인 영향을 미칩니다.이것이 바로 25Gbps 이상의 채널에서 스텁을 신호 레이어의 0.1~0.2mm 이내로 제거하는 백드릴링 (IPC-6012E 기준 깊이가 제어된 드릴링) 이 필수적인 이유입니다.

스텁 공진 Q-팩터는 비아 배럴 저항과 유전 손실에 따라 달라집니다.FR4 (tan_delta = 0.02) 는 Q가 약 10-15인 자연스러운 댐핑을 제공합니다. 로저스 (tan_delta = 0.004) 와 같은 저손실 소재는 Q = 50+이므로 노치가 더 선명합니다.직관적이지는 않지만 손실이 많은 기판은 공진 댐핑으로 인해 특정 주파수에서 더 나은 성능을 발휘할 수 있습니다.

계산 예제

문제: 레이어 3 (상단에서 0.4mm) 에서 신호가 전환되고 FR4 Er=4.3인 6레이어 2.4mm 보드의 스루홀 비어에 대한 스터브 공진을 계산합니다.

해결 방법: 1.보드 두께: 2.4 밀리미터 2.신호 레이어 깊이: 상면에서 0.4mm 3.스텁 길이: L_스텁 = 2.4 - 0.4 = 2.0mm 4.유효 속도: v = c/sqrt (Er) = 3e8/sqrt (4.3) = 1.45e8 m/s 5.공진 주파수: f_res = v/ (4 x L_Stub) = 1.45e8/ (4 x 0.002) = 18.1 기가헤르츠 6.25Gbps 신호 (12.5GHz에서 기본 신호) 의 경우: 18GHz에서의 공진은 3차 고조파에 영향을 미칩니다. 7.백 드릴 요구 사항: 공진을 25GHz 이상으로 높이려면 L_Stub < 1.4mm가 필요하므로 백 드릴은 최소 0.6mm입니다.

결과: 스텁은 18.1GHz에서 공진합니다.25Gbps NRZ의 경우 가장 중요한 문제는 12.5GHz (안전) 입니다.56Gbps PAM4 (28GHz 나이퀴스트) 의 경우 18GHz 노치를 제거하려면 백 드릴링이 필수입니다.

실용적인 팁

✓10Gbps 이상의 신호에는 HDI 마이크로비아를 사용하십시오. L1에서 L2까지의 블라인드 비아는 설계상 스터브가 없으므로 IPC-2226 당 최대 50GHz 이상의 공진 문제를 해결할 수 있습니다.
✓신호 레이어에 대해 +0.1/-0.0mm의 허용 오차로 백드릴 깊이를 지정합니다. IPC-6012E 기준으로 신호 평면에 드릴을 뚫지 않고도 스터브를 최소화할 수 있습니다.
✓25Gbps 이상인 경우: 외부 표면에 가장 가까운 레이어에 신호 비아를 배치하여 백 드릴링을 하지 않아도 스터브 길이를 최소화하여 프로토타입 보드 비용을 절감할 수 있습니다.

흔한 실수

✗스터브 계산에서의 레이어 위치 무시 — 동일한 보드의 레이어 2와 레이어 4의 신호는 스터브 길이와 공진 주파수가 크게 다릅니다.보드 두께뿐만 아니라 신호 레이어를 항상 추적하십시오.
✗백 드릴링을 통해 모든 문제가 해결된다고 가정하면, 즉 백 드릴 허용 오차가 IPC-6012E 당 +/-0.1mm이고, 0.2mm 잔류 스터브는 37GHz에서 여전히 공진하여 112Gbps PAM4 신호에 영향을 미칩니다.
✗스텁 공진이 양방향이라는 사실을 잊어버리면 S21 (삽입 손실) 과 S11 (반사 손실) 모두에서 노치가 나타나 신호 저하와 반사가 모두 발생합니다.

자주 묻는 질문

스텁 공명의 원인은 무엇입니까?

신호 출구 층 아래의 스루홀 비아의 미사용 부분은 개방 회로에서 종단되는 전송 라인 스터브를 형성한다.전자기 에너지는 열린 쪽에서 반사되어 정상파를 생성합니다.Johnson/Graham 챕터 5에 따르면 1/4파 주파수에서는 스터브가 신호 레이어에 단락을 일으켜 최대 반사 (15-25dB 반사 손실 저하) 를 일으킵니다.

스텁 공진을 어떻게 완화할 수 있습니까?

IPC-6012E 당 세 가지 방법: (1) 백 드릴링 — 스터브 배럴 제거 (가장 효과적, 보드당 0.50-2.00 달러 추가), (2) 블라인드/매립형 비아 (본질적으로 스텁이 없고 HDI 프로세스 필요), (3) 레이어 계획 — 출구 표면에 가장 가까운 레이어로 신호를 라우팅합니다.백 드릴링은 기본적으로 25Gbps 이상이고 HDI는 56Gbps 이상입니다.

어느 정도의 데이터 속도에서 스터브 공진이 중요해지나요?

f_res가 신호 대역폭 내에 있는 경우NRZ의 경우 대역폭은 약 0.7x 비트_레이트이고 PAM4의 경우 약 0.35x 비트_레이트입니다.5GHz 공진은 7Gbps 이상의 NRZ 또는 14Gbps 이상의 PAM4에 영향을 미칩니다.IEEE 802.3에 따라 10GBASE-KR은 채널 모델에서 비아 스텁 효과를 명시하고 있습니다. 10Gbps 이상에서는 스텁 분석이 필수입니다.

보드 재질이 스터브 공진에 영향을 주나요?

예 — Er은 공진 주파수를 직접 설정합니다 (f는 1/sqrt (Er) 에 비례).동일한 스터브 길이에서 FR4 (Er=4.3) 는 로저스 RO4003C (Er=3.38) 보다 공진율이 15% 낮습니다.손실 탄젠트는 Q 팩터에 영향을 미칩니다. 손실이 적은 재료는 더 선명하고 깊은 노치를 만듭니다.역설적이게도 표준 FR4는 댐핑으로 인해 스터브 공진 주파수에서 저손실 라미네이트보다 성능이 뛰어날 수 있습니다.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management