PDN 임피던스: 캐비티 레조넌스 및 디커플링 팁

모든 고속 PCB의 보이지 않는 문제

스코프에서 볼 때 1.0V 코어 레일이 깔끔해 보입니다.LDO 규정 사양에는 50mV 리플이라고 나와 있으며 측정값은 30mV입니다.FPGA 구성에 실패하거나, DDR 컨트롤러에서 가끔 ECC 오류가 발생하거나, RF 프런트엔드 스퍼가 예상치 못한 오프셋으로 나타날 때까지는 모든 것이 괜찮아 보입니다.

전원 공급 네트워크 임피던스는 대부분의 엔지니어가 생각하는 것보다 더 많은 보드 고장의 원인입니다.전압 레일은 스위칭 주파수에서의 리플뿐만 아니라 DC에서 수백 메가헤르츠에 이르는 대역폭에서 프로세서의 전류 수요에 따라 발생하는 주파수 종속 임피던스, 공진 및 반공진을 가진 전송 매체입니다.전체 대역폭에서 평평하고 낮은 PDN 임피던스 프로파일을 얻는 것이 엔지니어링 목표이며, 이를 위해서는 보드 주변에 벌크 커패시터를 분산시키고 최상의 결과를 기대하는 것뿐만 아니라 캐비티 공진을 모델링해야 합니다.

이 연습에서는 PDN 임피던스 분석기를 사용하여 중급 FPGA 코어 레일을 위한 전력 공급 네트워크를 설계합니다.겉보기에 깨끗해 보이는 레일에도 여전히 간헐적인 장애가 발생하는 이유와 이를 체계적으로 해결하는 방법을 알아보겠습니다.

목표 임피던스: dV 버짓을 거꾸로 계산

목표 임피던스 계산부터 시작하세요.

리플 버짓이 ± 5% 이고 최악의 경우 과도 전류가 2A (LUT 스위칭) 인 1.0V 코어 레일의 경우 목표는 다음과 같습니다.이 25mΩ 목표는 DC에서 상당한 전류 과도 현상이 발생하는 최고 주파수 (이 FPGA의 경우 약 300MHz) 까지 충족되어야 합니다.대부분의 엔지니어는 여기서 멈추고 문제를 해결하기 위해 커패시터를 던집니다.그건 실수입니다.

VRM 파라미터를 입력하세요: 100μH 인덕턴스 (부하 지점 컨버터에서 일반적으로 사용됨), 5mΩ DCR 및 10MHz 대역폭 (POL 레귤레이터의 폐루프 대역폭).이러한 파라미터는 VRM이 효과적인 레귤레이션 제공을 중단하는 위치와 커패시터가 대체해야 하는 위치를 결정합니다.10MHz 미만에서는 레귤레이터가 전압 강하를 능동적으로 보정합니다.그 이상에서는 커패시터가 레일을 안정적으로 고정해야 하므로 사용자가 직접 해결해야 합니다.

플레인-페어 캐비티 레조넌스

흥미로운 점은 다음과 같습니다.동력면과 접지면 사이에 4mil FR-4가 있는 100mm × 80mm 4층 기판은 단순한 수동 도체가 아니라 공진 캐비티입니다.병렬 평면은 정재파 모드를 지원하는 유전체 부하 도파관을 형성하며, 이러한 모드는 PDN 임피던스 프로파일의 LC 회로처럼 나타납니다.

최저 캐비티 공진 주파수는 다음과 같습니다.

FR-4 (ε_r = 4.3) 가 있는 100mm 보드의 (m=1, n=0) 모드의 경우:공구에 보드 치수와 유전상수를 입력합니다.임피던스 플롯은 반공진 피크를 즉시 보여줍니다. 즉, 캐비티가 하이 임피던스 LC 공진기처럼 보이는 723MHz, 1.03GHz 및 1.26GHz에서 급격한 스파이크가 발생합니다.이러한 피크 사이에서는 캐비티 임피던스가 실제로 떨어지므로 비행기가 도움이 됩니다.하지만 디커플링 커패시터를 사용하지 않으면 FPGA가 과도 전류를 공급하는 10MHz~300MHz 대역 대부분에서 임피던스가 25mΩ 목표치를 초과합니다.

이러한 캐비티 모드 때문에 “평면은 큰 커패시터”에만 의존할 수 없습니다. 이 모드는 특정 주파수에서만 가능합니다.안티-레조넌스 피크에서는 쓸모가 없는 것보다 더 나빠요.

커패시터 선택: 데이터베이스가 중요한 이유

이 툴에는 측정된 ESR, ESL 및 커패시턴스 값이 포함된 일반적인 0402, 0201 및 0105 MLCC 커패시터 데이터베이스가 포함되어 있습니다.이는 단순한 편의성이 아니라 커패시터의 자체 공진 주파수 (SRF) 에 따라 최소 임피던스를 제공하는 위치가 결정되기 때문에 매우 중요합니다.

400 pH ESL을 갖춘 100nF 0402 커패시터는 25MHz에서 공진합니다.이 주파수보다 낮은 주파수에서는 커패시터 역할을 하고 그 이상에서는 인덕터 역할을 합니다.150 pH ESL을 갖춘 1nF 0201은 130MHz에서 공진합니다.효과적인 PDN 설계는 여러 커패시터 값을 스태커링하여 일련의 공진을 목표 임피던스 이하로 유지합니다. 이를 커패시터 값 인터리빙이라고 합니다.

아무렇게나 임의의 값을 선택해서 제대로 작동하기를 바랄 수는 없습니다.ESL은 대부분의 엔지니어가 생각하는 것보다 더 중요합니다.패키지 크기가 동일하고 모두 동일한 주파수에서 공진하여 임피던스 프로파일에 과도 현상이 발생하여 전압 강하를 유발하는 틈을 남기는 100nF 커패시터 2만 개를 장착한 보드를 본 적이 있습니다.

유전자 알고리즘 옵티마이저 실행

최적화 목표 설정: 최대 총 20개의 커패시터가 포함된 커패시터 라이브러리를 사용하여 DC에서 300MHz까지 Z < 25mΩ을 달성하십시오.300세대에 걸쳐 유전자 알고리즘을 활성화하십시오.

GA는 목표 이상의 임피던스 위반과 총 커패시터 수를 상회하는 피트니스 함수를 최소화합니다.모든 커패시터에는 비용, 보드 면적 및 조립 시간이 필요하기 때문에 임피던스 사양을 충족하는 최소 커패시터 수를 찾으려고 노력하고 있습니다.

컨버전스 (일반적으로 이 보드 크기의 경우 200~250세대) 가 끝나면 옵티마이저는 다음을 선택합니다.

• 4× 10μF 0402 (벌크, 100kHz—5MHz 적용)
• 6× 100 nF 0402 (중간 주파수, 5—50메가헤르츠 적용)
• 6 × 10 nF 0201 (고주파수, 50—200 메가헤르츠 적용)
• 4× 1 nF 0201 (200—500 메가헤르츠 포함)

결과 임피던스 프로파일은 100kHz에서 280MHz까지 8—15mΩ에서 일정하게 유지되며, 이는 25mΩ 목표치보다 훨씬 낮습니다.300MHz 이상에서는 캐비티 공진이 우세하고 임피던스가 상승하지만 이 FPGA에서는 해당 주파수에서 심각한 전류 과도 현상이 발생하지 않습니다.더 빠른 디바이스를 구동하는 경우 플랫 임피던스 영역을 더 높은 주파수로 확장해야 합니다.

놀라운 점은 GA가 숙련된 전력 무결성 엔지니어가 직관적으로 사용하는 것과 동일한 커패시터 스테이징 전략을 발견했다는 것입니다.이것은 마법이 아닙니다. 단지 수작업보다 빠르게 설계 공간을 체계적으로 탐색하는 것에 불과합니다.

컨버전스 기록을 통해 커패시터 추가 필요 여부를 알 수 있습니다

GA가 실행되는 동안 컨버전스 이력 차트를 확인하십시오.100세대 이후에도 체력이 제약 조건보다 높은 상태에서 정체되면 로컬 최소값에 도달했다는 의미입니다. 알고리즘은 사용 가능한 커패시터 유형으로는 해결책을 찾을 수 없습니다.허용된 라이브러리에 고주파 커패시터 유형을 하나 더 추가하거나 최대 커패시터 수를 늘려 보십시오.

피트니스가 0까지 부드럽게 단조롭게 감소하면 최대값보다 적은 커패시터로 목표를 달성할 수 있습니다.이는 비용 최적화에 유용한 정보입니다.

이 예제에서 20개 커패시터 예산의 경우 180세대가 되면 컨버전스는 적합도가 0에 이릅니다.예산을 16개 커패시터로 줄이면 여전히 적합성이 전혀 없습니다. 300MHz 미만에서는 4× 1nF 캡이 필요하지 않습니다.따라서 성능 저하 없이 보드 면적과 BOM 비용을 절약할 수 있습니다.대부분의 엔지니어는 안전을 위해 20개의 커패시터를 모두 설치했을 것입니다. 이는 바로 과도한 설계로 인해 비용이 상승합니다.

반공진 문제

이 툴이 즉시 강조한 결과 중 하나는 약 8MHz에서 10μF와 100nF 커패시터 사이의 반공진입니다.이것은 전형적인 함정입니다.10μF 캡이 용량성 동작에서 유도성 동작으로 전환되고 100nF 캡이 여전히 용량성인 경우 두 커패시터는 임피던스 피크가 높은 병렬 LC 회로를 형성합니다.이 툴은 이를 8MHz에서의 스파이크 현상으로 보여줍니다. 프로세서가 해당 주파수에서 상당한 에너지로 과도 전류를 끌어당기면 보드에 충분한 커패시턴스가 있더라도 전압이 강하되는 것을 볼 수 있습니다.

해결책은 댐핑 저항을 커패시터 값 중 하나 (일반적으로 0.1—1Ω, 다른 곳에서 임피던스를 크게 증가시키지 않고 공진의 Q를 제거함) 와 직렬로 추가하거나 중간 1μF 값을 추가하여 간격을 메우는 것입니다.GA가 예산 제약 없이 실행했을 때 발견한 것은 후자입니다. 즉, GA는 반공진 현상이 나타날 정확한 위치에 1μF 커패시터를 독립적으로 배치합니다.

이것이 PDN 설계의 핵심 통찰력입니다. 즉, 잡음을 우회하는 것이 아니라 임피던스 스펙트럼을 설계하는 것입니다.커패시터, VRM 출력 임피던스, 플레인 캐비티 모드 및 비아 인덕턴스가 모두 상호 작용하여 복잡한 주파수 종속 임피던스 프로파일을 생성합니다.GA는 수십 년간 축적된 경험 중심의 휴리스틱이 무엇을 코드화했는지 알아내며, 모든 공진 및 반공진을 수동으로 계산할 필요 없이 30초 이내에 이를 수행합니다.

설계를 반복하고, 목표 임피던스를 조정하거나, 보드 크기를 변경하거나, VRM 토폴로지를 교체하고 임피던스 프로파일에 미치는 영향을 즉시 확인할 수 있습니다.이러한 피드백 루프를 통해 PDN 설계를 블랙 아트에서 엔지니어링으로 탈바꿈시킬 수 있습니다.

PDN 임피던스 분석기