ADC 양자화 노이즈: 데이터시트에서 알 수 없는 내용
ADC 양자화 노이즈, SQNR 및 ENOB를 계산합니다.12비트 ADC가 실제로 10비트의 유효 비트만 제공하는 이유를 알아보십시오.
목차
비트와 현실 사이의 격차
모든 ADC 데이터시트에는 해상도가 비트 단위로 나열되어 있습니다.12비트 컨버터!4096개 레벨!하지만 엔지니어를 끊임없이 괴롭히는 이유는 다음과 같습니다. 해상도와 실제 다이나믹 레인지는 동일하지 않기 때문입니다.열 노이즈, DNL 오류 및 기타 모든 실제 그렘린이 나타나기 전에 양자화 노이즈를 고려하면 12비트 ADC가 10비트 변환기처럼 동작할 수 있습니다.
양자화 노이즈는 매우 중요합니다. 양자화 노이즈는 디지털화 프로세스 자체에 내장되어 있습니다.연속적인 아날로그 신호를 이산 레벨로 강제 변환하면 정보가 버려집니다.이렇게 손실된 정보는 노이즈로 나타나는데, 이를 이해하는 것이야말로 ADC 선택이 실제로 해당 애플리케이션에 적합한지 알기 위한 첫 번째 단계입니다.
양자화 노이즈의 실제 정의
ADC는 신호를 샘플링할 때 각 샘플을 가장 가까운 양자화 레벨로 반올림합니다.실제 아날로그 값과 양자화된 출력 간의 차이는 양자화 오류입니다.신호가 전체 범위를 발휘하는 제대로 설계된 변환기의 경우, 이 오류는및사이에 거의 균일하게 분포됩니다.
LSB (최하위 비트) 크기는 기준 전압과 분해능에 따라 달라집니다.
레퍼런스가 3.3V인 12비트 ADC의 경우, 이는입니다.작아 보이죠?하지만 이 오류는 모든 샘플에서 합산되어 광대역 잡음으로 나타납니다.
이 양자화 노이즈의 RMS 값은 다음과 같이 계산됩니다.
SQNR: 이론적 한도
신호 대 양자화 잡음비 (SQNR) 는 양자화만으로 달성할 수 있는 최상의 SNR을 보여줍니다.풀 스케일 정현파 입력의 경우 파생 결과는 다음과 같습니다.
아마 들어보셨을 유명한 “비트당 6dB” 규칙입니다.12비트 ADC는 이론적으로 SQNR을 제공합니다.16비트 컨버터를 사용하면 98dB까지 도달할 수 있습니다.
하지만 여기서는 풀 스케일 사인파 입력이라는 가정을 들 수 있습니다.신호가 레일 투 레일로 흔들리지 않는다면 다이나믹 레인지가 남는 셈입니다.풀 스케일에서 -20dB의 신호가 나온다고요?유효 SQNR도 20dB 떨어집니다.
실제 사례: 오디오 ADC 설계
구체적인 시나리오를 살펴보겠습니다.휴대용 오디오 레코더를 설계하고 있으며 44.1kSps (CD 품질 오디오) 로 샘플링하는 2.5V 레퍼런스를 갖춘 16비트 ADC를 고려하고 있습니다.마이크 프리앰프는 최대 약 1.5V 피크의 신호를 전달합니다.
먼저 LSB 사이즈:
양자화 노이즈 RMS:
풀 스케일 사인파에 대한 이론적 SQNR:
하지만 잠시만요. 신호가 2.5V가 아닌 1.5V에만 도달합니다.이는 풀 스케일보다낮은 수치입니다.따라서 실제 SQNR은 93.6dB에 가깝습니다.
이제 노이즈 밀도에 대해 알아보겠습니다.양자화 노이즈는 나이퀴스트 대역폭 (샘플 레이트의 절반) 에 걸쳐 퍼지므로:
이는 신호 체인의 다른 노이즈 소스와 비교할 때 유용합니다.프리앰프의 영향이인 경우 양자화 노이즈는 거의 무시할 수 있습니다. 디지털화가 아닌 아날로그 노이즈에 의해 제한됩니다.
ENOB: 유효 비트 수
ENOB는 SQNR 방정식을 뒤집습니다.측정되거나 계산된 SNR이 주어졌을 때 “완벽한” 비트는 몇 개입니까?
SQNR이 93.6dB인 오디오 예제의 경우 유효 비트수는 15.26비트입니다.나쁘지 않습니다. 신호가 풀 스케일 상태가 아니기 때문에 손실되는 비트는 1비트 미만입니다.
하지만 실제 ADC에는 추가적인 노이즈 소스가 있습니다.일반적인 16비트 오디오 ADC는 실제로 90dB SNR을 사양할 수 있으며, 이는 14.67비트의 ENOB를 제공합니다.그 차이가 16과 14.67 사이인가요?그게 전부예요. 레퍼런스의 열 노이즈, 콤퍼레이터 노이즈, 클럭 지터 등이죠.
엔지니어가 화상을 입는 곳
풀 스케일 시그널 가정
이게 가장 큰 문제예요.6.02N + 1.76 공식은 신호가 전체 ADC 범위를 사용한다고 가정합니다.대부분의 실제 신호는 그렇지 않습니다.오디오 엔지니어들은 클리핑을 방지하기 위해 헤드룸을 남겨 둡니다.센서 신호는 정상 조건에서는 기준 전압의 10% 만 변동할 수 있습니다.
신호가 풀 스케일보다 20dB 낮은 경우 SQNR에서 20dB를 빼십시오.-20dBFS의 속도로 신호를 측정하는 12비트 ADC는 사실상 해당 신호에 대해 9비트 컨버터처럼 동작합니다.이를 통해 사람들의 관심을 지속적으로 사로잡을 수 있습니다.
해상도와 다이나믹 레인지가 혼동됨
24비트 ADC는 144dB의 다이나믹 레인지를 제공하지 않습니다.그럴 수 없습니다. 아날로그 프런트엔드의 열 잡음은 그보다 오래 전부터 사용자를 제한할 수 있습니다.대부분의 24비트 컨버터는 실제 다이나믹 레인지가 110-120dB 정도입니다.추가 비트는 오버샘플링의 이점을 활용하고 양자화 노이즈가 열 노이즈 아래로 떨어지도록 하기 위한 것입니다. 이는 실제로 1,600만 개의 개별 전압 레벨을 분석하기 때문이 아닙니다.
나이퀴스트 대역폭 무시
양자화 노이즈 밀도는 샘플 레이트에 따라 달라집니다.샘플링 레이트를 두 배로 늘리면 동일한 총 노이즈 전력이 대역폭의 2배로 분산되어 노이즈 밀도가 3dB 낮아집니다.오버샘플링이 도움이 되는 이유가 바로 여기에 있습니다. 그러면 추가 대역폭을 걸러내고 SNR을 복구할 수 있습니다.
하지만 계산기는 전체 나이퀴스트 대역폭을 가정했을 때 잡음 밀도를 보여줍니다.오디오 주파수 (20kHz) 에만 관심이 있지만 1MSPS로 샘플링하려는 경우 실제 대역 내 잡음이 원시 수치보다 훨씬 낮습니다.
DC 및 저속 이동 신호
균일한 노이즈 분포 가정은 DC 신호나 매우 느리게 변하는 신호에 대해 무너집니다.입력값이 정확히 하나의 양자화 레벨에 있으면 잡음이 없고 오차가 계속 발생할 뿐입니다.두 수준 사이에서 오차가 발생하면 전환 주파수에서 구형파가 발생합니다.이것이 바로 일부 정밀 ADC가 의도적으로 디더를 추가하는 이유입니다. 직관적이지 않은 것처럼 들리지만 노이즈를 조금만 추가하면 느리게 변하는 신호의 선형성이 실제로 향상됩니다.
게인 스테이징을 잊어버리기
엔지니어들이 16비트 ADC를 선택한 다음 60dB SNR만 제공하는 게인 스테이지를 앞에 두는 것을 본 적이 있습니다.ADC는 완전히 오버킬입니다. 12비트 부품도 마찬가지로 잘 작동하고 비용도 저렴합니다.컨버터뿐만 아니라 전체 신호 체인을 항상 분석하세요.
더 많은 비트가 도움이 되지 않는 경우
ADC 해상도를 추가해도 시스템 개선이 중단되는 교차점이 있습니다.아날로그 프론트엔드가 72dB SNR을 제공한다면 12비트 ADC (74dB SQNR) 가 적합합니다.아날로그 노이즈가 우세하기 때문에 16비트로 전환해도 거의 아무것도 구매하지 못합니다.
경험상 아날로그 노이즈 플로어보다 SQNR이 6-10dB 더 좋은 ADC를 선택하는 것이 좋습니다.그 이상은 실리콘 (일반적으로 전력) 이 낭비된다는 것입니다.이보다 작으면 디지털화 중에 신호 품질이 저하된다는 뜻입니다.
실용적인 디자인 트레이드오프
해상도가 높은 ADC는 속도가 느리고, 더 비싸고, 전력을 많이 소모하는 경향이 있습니다.24비트 시그마-델타 컨버터는 10KSP만 관리할 수 있는 반면, 10비트 SAR은 10MSP에 도달할 수 있습니다.고주파 애플리케이션의 경우 이론적으로 원하는 해상도를 얻을 수 없는 경우가 많습니다.
오버샘플링이 필요한 이유가 바로 여기에 있습니다.저해상도 ADC로 더 빠르게 샘플링한 다음 디지털 방식으로 필터링하고 데시메이트할 수 있습니다.오버샘플링에서 인수가 4일 때마다 SNR이 약 6dB (1유효 비트) 향상됩니다.16배 오버샘플링의 12비트 ADC는 신호 대역폭에서 14비트 성능에 근접할 수 있습니다. 때로는 이것이 올바른 엔지니어링 트레이드오프일 수도 있습니다.
사용해 보세요
실제 수치를 ADC 양자화 노이즈 계산기 열기 에 연결하고 현재 위치를 확인하세요.이론적인 SQNR을 아날로그 노이즈 버짓과 비교해 보십시오.ADC가 전체 잡음 전력의 10% 미만을 차지한다면 괜찮을 것입니다.양자화 노이즈가 우세한 경우 해상도를 높이거나 오버샘플링하거나 제한을 수용하십시오.
계산기는 LSB 크기, SQNR, ENOB, 잡음 밀도 등 번거로운 수학을 처리하므로 수치가 응용 분야에 실제로 적합한지 여부에 집중할 수 있습니다.결국 신호 체인이 데이터를 전달할 수 없다면 데이터시트의 비트는 아무 의미가 없기 때문입니다.
관련 기사
PLL Loop Filter Design: A Practical Locking Guide
Learn to design stable PLL loop filters with proper phase margin. Covers component calculation, bandwidth selection, and common mistakes engineers make.
2026년 7월 20일
Signal ProcessingBit Error Rate: SNR to Digital Performance
Learn how to calculate Bit Error Rate (BER) using Signal-to-Noise Ratio and different modulation schemes for robust digital communications
2026년 4월 17일
Signal ProcessingDesigning Passive RC and LC Filters Guide
Master passive filter design with precision: Learn how to calculate RC and LC filter components for optimal signal processing performance.
2026년 3월 25일