위상 노이즈-지터 변환기
지정된 오프셋 주파수 범위를 통합하여 오실레이터 위상 노이즈 (dBC/Hz) 를 RMS 지터 및 사이클-투-사이클 지터로 변환
공식
작동 방식
위상 잡음-지터 계산기는 오실레이터 위상 잡음 (dBC/Hz) 을 시간 영역 지터 (ps RMS) 로 변환합니다. 이는 클록 소스 선택, 고속 직렬 링크 설계 및 레이더 시스템 개발에 필수적입니다.클록 IC 설계자, SERDES 엔지니어 및 RF 시스템 설계자는 이를 사용하여 타이밍 마진을 확인하고 오실레이터를 선택합니다.IEEE 1139-2008에 따르면 반송파 오프셋 f의 위상 잡음 L (f) 은 적분을 통한 지터와 관련이 있습니다. 즉, f1부터 f2까지 sigma_rms = (1/ (2*pi*fc)) sqrt (2 적분 [L (f) df]).12kHz에서 20MHz까지 통합된 100MHz의 -100dBC/Hz 오실레이터는 약 0.5ps의 RMS 지터를 생성합니다.에간의 “페이즈 록 기초” (2판) 에 따르면 지터는 비트 오류율에 직접적인 영향을 미칩니다. 10Gbps (10ps) 에서의 0.1 UI 지터는 BER 플로어가 1e-12로 떨어집니다.최신 XO/TCXO 오실레이터는 10kHz 오프셋에서 -110 ~ -150dBc/Hz를 달성하여 피코초 미만의 지터로 변환됩니다.
계산 예제
12kHz ~ 20MHz의 통합된 1ps 미만의 RMS 지터가 필요한 10Gbps SERDES용 오실레이터를 선택하십시오.1단계: UI = 10Gbps에서 100ps.IEEE 802.3에 따르면 지터 버짓 = 0.15 UI = 총 15ps입니다.2단계: 클럭 소스 할당 = 30% = 4.5ps.3단계: 위상 노이즈 요구 사항으로 변환100MHz 클록의 경우: -100dBc/Hz 플랫 클록의 경우 ~0.8ps의 출력입니다. -110dBc/Hz는 ~0.25ps의 출력을 냅니다.4단계: L (10kHz) 이 -105dBc/Hz 미만인 오실레이터를 선택하십시오.5단계: 검증: 사이타임 SiT9121은 10kHz에서 -115dBc/Hz를 지정하여 0.15ps RMS — 30배의 마진을 제공합니다.Maxim AN-3359 에 따르면 이러한 접근 방식은 강력한 10G 링크 작동을 보장합니다.
실용적인 팁
- ✓IEEE 1139-2008에 따라 지터를 보고할 때는 항상 통합 대역폭을 지정하십시오. SERDES의 업계 표준은 12kHz ~ 20MHz입니다.
- ✓협대역 PLL의 경우 근접 위상 노이즈 (< 1kHz 오프셋) 가 지터를 지배하고 광대역 시스템의 경우 반송파로부터 멀리 떨어진 것이 지배적입니다.
- ✓키사이트 AN 1316당 -140dBc/Hz 미만 측정에 대해 상호 상관 관계가 있는 스펙트럼 분석기 사용
- ✓SiTime 애플리케이션 노트에 따른 온도 변화를 고려하여 위상 노이즈 사양보다 3dB 낮은 마진을 책정합니다.
흔한 실수
- ✗선형 위상 잡음과 지터 간의 관계를 가정하면 통합이 필요합니다. 10년 동안 -100dBc/Hz로 평탄하게 유지하면 중앙에서의 지터가 -100과 다릅니다.
- ✗통합 대역폭 무시 — 1kHz ~ 100MHz 통합은 12kHz ~ 20MHz보다 10배 높은 지터를 생성합니다.
- ✗단일 포인트 위상 노이즈 사용 — IEEE 802.3에 따라 전체 PLL 대역폭 또는 SERDES CDR 대역폭에 통합해야 함
자주 묻는 질문
Shop Components
As an Amazon Associate we earn from qualifying purchases.