Skip to content
RFrftools.io
Convert

시간 단위 변환기

초, 밀리초, 마이크로초, 나노초, 피코초, 펨토초 간의 시간을 변환합니다.

Loading calculator...

공식

1s=103ms=106mus=109ns=1012ps=1015fs1 s = 10³ ms = 10⁶ mu s = 10⁹ ns = 10¹² ps = 10¹⁵ fs

작동 방식

이 계산기는 타이밍이 중요한 시스템을 사용하는 전자 엔지니어, 임베디드 개발자 및 RF 설계자를 위해 초, 밀리초, 마이크로초, 나노초, 피코초 및 펨토초 사이를 변환합니다.SI 브로셔 (BIPM) 에 따르면 두 번째는 세슘-133 초미세 전이, 즉 정확히 9,192,631,770주기로 정의됩니다.전자 타이밍은 18배에 달합니다. 광 펄스의 경우 펨토초 (10^-15초), 고속 직렬의 경우 피코초 (PCIe 5.0 UI = 31.25ps), DRAM 타이밍의 경우 나노초 (TCl = 14-22ns), ADC 변환의 경우 마이크로초 (SAR ADC: 1-10us), 휴먼 인터페이스의 경우 밀리초 (응답 시간 100< 밀리초) (ISO 9241당 응답 시간 100< 밀리초)).FR-4에서 PCB의 신호 전파는 6.67ps/mm이므로 GHz 주파수에서는 타이밍 마진이 매우 중요합니다.

계산 예제

문제: DDR4-3200 메모리 인터페이스의 데이터 아이 크기는 312.5ps (UI) 입니다.50ps 지터, 30ps 설정 시간, 6인치 트레이스 길이 불일치를 고려하여 타이밍 마진을 계산해 보십시오.

해결 방법: 1.단위 간격: 312.5ps = 0.3125ns = 0.0003125us 2.트레이스 딜레이: 6인치 × 170피스/인치 (FR-4) = 1020ps = 1.02ns 3.사용 가능한 마진: 312.5 - 50 (지터) - 30 (설정) = 232.5ps 4.트레이스 미스매치 버짓: 232.5ps 미만이어야 함 = 232.5/170 = 최대 스큐 1.37인치 5.실제 6인치 불일치: 1020ps >> 232.5ps 버젯 - 실패 6.필수 매칭: 232.5피스/170ps/인치 = 1.37인치이므로 트레이스는 1.4인치 미만이어야 합니다.

실용적인 팁

  • IPC-2141 기준 PCB 전파 지연: FR-4의 마이크로스트립 = 6.0-6.8 ps/mm (트레이스 형상에 따라 다름), 스트립라인 = 7.0 ps/mm타이밍 클로저에는 실제 스택업 파라미터를 사용하십시오.
  • 오실로스코프 선택: GHz 신호의 경우 10ns/div, 100MHz의 경우 100ns/div, MCU 타이밍의 경우 1us/div, 오디오/PWM의 경우 1ms/div.진폭 오차가 3% 미만인 경우 대역폭은 신호 주파수가 5배 이상이어야 합니다.
  • JEDEC 메모리 타이밍: DDR4-3200 은 TCk = 625ps (클럭 주기), TrCD = 13.75ns (행-열 지연), TrP = 13.75ns (프리차지) 입니다.타이밍 분석 전에 모두 동일한 단위로 변환하십시오.

흔한 실수

  • ns (10^-9초) 를 우리 (10^-6초) 와 혼동하면 1000배 차이가 납니다.10ns의 전파 지연은 10us보다 1000배 더 빠릅니다.DDR 타이밍은 ns이고 ADC 변환은 미국입니다.
  • 고속 PCB 설계의 전파 지연 무시 - 신호는 FR-4에서 최대 6ps/mm로 이동합니다.100mm 트레이스는 600ps 지연을 추가하여 500MHz를 초과하는 신호의 타이밍 마진을 초과합니다.
  • 정밀도를 고려하지 않고 펌웨어 타이밍에 부동 소수점 사용 - 100MHz (10ns 주기) 에서 float32는 24비트 mantissa = 6us 해상도만 제공하므로 ns 레벨 타이밍에는 부적합합니다.

자주 묻는 질문

전파 지연 (tpd) 은 신호가 입력에서 출력으로 이동하는 데 걸리는 시간입니다.반도체 데이터시트별: CMOS 게이트 tpd = 기술 노드에 따라 0.1~10ns (14nm CMOS: ~10ps, 디스크리트 74HC: ~10ns).PCB 트레이스: FR-4의 경우 최대 170ps/인치 (6.7ps/mm)동축 케이블: 속도 계수에 따라 1.0-1.5 ns/피트.
타이머 해상도는 1/f_클럭입니다.48메가헤르츠 시: 20.83ns/틱.200메가헤르츠 시: 5ns/틱.하드웨어 캡처는 단일 사이클 해상도를 제공합니다.소프트웨어 폴링은 3-10사이클 오버헤드 (48MHz 기준 60-200ns) 를 추가합니다.ns 미만 타이밍의 경우 데이터시트 사양당 해상도가 10~100ps인 전용 타이머 IC (TDC) 를 사용하십시오.
5GHz에서: 주기 = 200ps이므로 10ps 지터 = 사이클의 5% 는 상당한 위상 잡음입니다.IEEE 802.11ax에 따르면 EVM에는 2% 미만 = 4ps의 타이밍 정밀도가 필요합니다.1mm의 PCB 트레이스 불일치 = 6.7ps 스큐4800MT/s의 DDR5의 UI는 104ps (104ps) 입니다. 안정적인 작동을 위해서는 트레이스 매칭이 최대 20ps (3mm) 이내여야 합니다.
지터는 이상적인 위치로부터의 타이밍 변동으로, JEDEC JESD65C 기준 RMS (1-시그마) 또는 피크-투-피크로 지정됩니다.소스: PLL (1~10ps RMS), 클록 버퍼 (0.5-2ps), 전원 공급 장치 (mV 리플당 1~5ps).영향: SNR_지터 = -20×log10 (2×pi×f_in×t_지터) 일 때 ADC SNR의 성능이 저하됩니다.지터가 1ps인 100MHz 입력 시: SNR_지터 = 64dB 제한

관련 계산기