Calculadora de impedância de empilhamento de PCB
Calcule a largura do traço para a impedância alvo em todas as configurações de empilhamento de PCB. Selecione contagem de camadas, dielétrico e peso de cobre para 50 ohms ou Z0 personalizado. Resultados gratuitos e instantâneos.
Fórmula
Referência: Wheeler (1977); Pozar "Microwave Engineering" 4th ed.
Como Funciona
O PCB Stackup Builder projeta configurações de camadas para controlar a impedância e a integridade do sinal — essenciais para front-ends de RF, interfaces digitais de alta velocidade (DDR4/5, PCIe Gen4/5) e conformidade com a EMC. Os engenheiros de hardware usam isso para obter uma impedância de 50 ohms (+/- 10%), mantendo um isolamento de diafonia de 6 a 10 dB entre as camadas de sinal.
De acordo com o IPC-2141A e o “Design digital de alta velocidade” da Johnson/Graham, o empilhamento determina três parâmetros críticos: (1) impedância característica via altura dielétrica H e largura de traço W; (2) interferência por meio do espaçamento entre camadas de sinal a sinal; (3) desempenho EMC por meio da colocação do plano de terra/potência. As equações de Hammerstad-Jensen alcançam uma precisão de impedância de +/- 1% para relações W/H entre 0,1 e 10.
A constante dielétrica do FR4 varia de 4,6 (1 MHz) a 4,2 (5 GHz) por modelo de Djordjevic-Sarkar — uma mudança de 9% que altera a impedância calculada em 4-5%. O Rogers RO4350B mantém Er = 3,48 +/- 1,5% a 10 GHz, razão pela qual projetos de RF acima de 2 GHz especificam materiais ER controlados de acordo com IPC-4101. A tolerância padrão da fábrica é de +/- 10% de impedância; as fábricas de RF avançadas atingem +/- 5%.
O atraso de propagação difere entre microfita (6,1 ps/mm no FR4) e stripline (7,1 ps/mm) devido à diferença de Er efetivo. Para DDR4 a 3200 MT/s (UI de 312 ps), uma incompatibilidade de comprimento de 10 mm entre os traços da camada externa e interna causa uma inclinação de 10 ps — 3% do orçamento de tempo. A correspondência de comprimento deve levar em conta a velocidade de propagação específica da camada.
Exemplo Resolvido
Problema: projete um empilhamento de 4 camadas para USB 3.0 (diferencial de 90 ohms) e WiFi de 2,4 GHz (50 ohms de extremidade única) na mesma placa usando o processo padrão JLC.
Solução de acordo com IPC-2141A:
- Padrão JLC de 4 camadas: total de 1,6 mm, pré-impregnado L1-L2 0,1 mm, núcleo L2-L3 1,2 mm, pré-impregnado L3-L4 0,1 mm
- Atribuição de camada: L1 = sinal (USB TX, WiFi RF), L2 = GND, L3 = VCC, L4 = sinal (USB RX)
- Para microfita de 50 ohms em L1 (H = 0,1 mm, Er = 4,3): W = 0,19 mm (7,5 milhas) por Hammerstad-Jensen
- Para diferencial de 90 ohms em L1 (Zdiff = 2 x Zodd): S = espaçamento de 0,16 mm em W = 0,12 mm
- Verifique por meio de simulação de TDR ou tabela de capacidade de fabricação
- Atraso de propagação L1:6,14 ps/mm; o comprimento corresponde ao par USB dentro de 0,82 mm para inclinação de <5 ps
Notas de fabrico: 'L1/L4 microstrip Z0 = 50 ohm +/- 10%, Zdiff = 90 ohm +/ -10% por IPC-2141A. É necessário um cupão de impedância.”
Dicas Práticas
- ✓Solicite o empilhamento real da fábrica antes do design — JLC, PCBway publicam espessuras exatas de Er e de camada. Suposições genéricas causam erros de impedância de 5 a 10% que podem falhar na especificação de impedância controlada.
- ✓Use empilhamento simétrico (S-G-G-S ou S-G-V-G-S) para placas de 4/6 camadas — a distribuição balanceada de cobre evita o empenamento de acordo com o IPC-6012D e garante impedância consistente em ambas as camadas externas.
- ✓Coloque o plano de aterramento adjacente a todas as camadas de sinal — de acordo com Johnson/Graham, isso minimiza a indutância do loop (0,4 NH/mm versus 1,5 NH/mm) e fornece um desempenho EMC 20 dB melhor.
Erros Comuns
- ✗Usando FR4 Er=4.5 genérico para todas as frequências — Er varia 9% de 1 MHz a 5 GHz. Use valores corrigidos de frequência: Er=4,4 a 1 GHz, 4,2 a 5 GHz por Djordjevic-Sarkar, ou especifique material ER controlado para >2 GHz.
- ✗Colocar sinais de alta velocidade em camadas sem referência de terra adjacente — sinais em L2 com L1 como referência e L3 como potência têm o caminho de retorno dividido, aumentando o EMI em 10-20 dB por Henry Ott.
- ✗Ignorando a espessura do cobre no cálculo da impedância — 2 onças de cobre (70 um) versus 1 onça (35 um) alteram a impedância em 3-5 ohms devido ao aumento efetivo da largura de acordo com o IPC-2141A.
Perguntas Frequentes
Artigos Relacionados
Ferramentas de Simulação Avançadas
PDN Impedance Analyzer & Decoupling Capacitor Optimizer
Optimize decoupling capacitor selection for PCB power delivery networks. Model plane-pair cavity resonances, specify board geometry and target impedance, then let the genetic algorithm find the optimal capacitor combination to keep Z_PDN below your target across all frequencies.
FDTD Transmission Line Simulator
Full-wave 3D FDTD simulation of microstrip stubs, coupled-line filters, via transitions, and step discontinuities using openEMS. Get S-parameters, Smith chart, and impedance analysis.
Shop Components
As an Amazon Associate we earn from qualifying purchases.
Calculadoras relacionadas
RF
Impedância de microfita
Calcule a impedância da microfita usando as equações de Hammerstad-Jensen. Obtenha Z0, constante dielétrica efetiva e atraso de propagação para o projeto de rastreamento de PCB. Resultados gratuitos e instantâneos.
PCB
Par diferencial
Calcule Zdiff e Zcommon para pares de microfitas com borda acoplada. Crie pares diferenciais USB, HDMI e Ethernet com impedância no modo ímpar/par. Resultados gratuitos e instantâneos.
PCB
Largura do traço
Calcule a largura mínima do traço de PCB para a capacidade atual de acordo com IPC-2221 e IPC-2152. Obtenha resistência, queda de tensão e dissipação de energia. Resultados gratuitos e instantâneos.
PCB
Resistência ao traço
Calcule a resistência DC do traço de cobre do PCB a partir da largura, comprimento, espessura e temperatura. Obtenha a resistência da folha e o coeficiente de temperatura. Resultados gratuitos e instantâneos.