Skip to content
RFrftools.io
Power

Calculadora de ondulação de saída do regulador de comutação

Calcule a ondulação da tensão de saída do conversor Buck, a ondulação da corrente do indutor e a contribuição do ESR para o projeto do regulador de comutação

Loading calculator...

Fórmula

ΔIL=(Vin−Vout)×D/(L×f),ΔV≈√(ΔVC2+ΔVESR2)ΔI_L = (V_in − V_out) × D / (L × f), ΔV ≈ √(ΔV_C² + ΔV_ESR²)
D— Ciclo de trabalho
L— Indutância (H)
f— frequência de comutação (Hz)
C— Capacitância de saída (F)
ESR— Resistência em série equivalente (Ω)

Como Funciona

A calculadora de ondulação do regulador de comutação determina a ondulação da tensão de saída, a ondulação da corrente do indutor e os requisitos do capacitor para projetos SMPS — essenciais para fornecimento de energia de carga digital, sistemas de sinais mistos e conformidade com EMC. Engenheiros de eletrônica de potência, projetistas de FPGA e desenvolvedores de eletrônicos automotivos usam essa ferramenta para atender às rigorosas especificações de ondulação. De acordo com os “Fundamentos da Eletrônica de Potência” de Erickson & Maksimovic, a ondulação da tensão de saída tem dois componentes: capacitiva (ΔVc = ΔIL/ (8 × FSW × Cout)) e baseada em ESR (ΔVesR = ΔIL × ESR). Para capacitores cerâmicos com <10 mΩ ESR, a ondulação capacitiva domina; para eletrolíticos de alumínio com 50-500 mΩ ESR, a ondulação ESR domina. A nota de aplicação da TI SLVA630 especifica a ondulação da corrente do indutor ΔIL = Vout× (1-D)/(FSw × l), normalmente visando 20-40% da corrente de carga DC. Os processadores modernos exigem uma ondulação de <10 mV para evitar a degradação da margem de tempo — o Intel VR14 especifica tolerância estática de ±5 mV e transiente de ±25 mV para trilhos de núcleo de 1,0 V. De acordo com o guia de aplicação do capacitor Murata, as cerâmicas X5R/X7R perdem 50-80% da capacitância na tensão DC nominal; sempre reduza os valores do capacitor de cerâmica em 2-3 × para cálculos de ondulação.

Exemplo Resolvido

Projete um conversor buck de 12 V a 1,0 V para alimentação central FPGA a 20 A com ondulação de <10 mV. Etapa 1: Defina a ondulação do indutor — Alvo de 30% de Iout: ΔIL = 6 A p-p. A 500 kHz, D = 1/12 = 0,0833. L = 1,0 × (1-0,0833)/(500 k × 6) = 305 nH. Use 330 nH (Vishay IHLP-5050). Etapa 2: Calcular a necessidade de capacitor para 10 mV — Ondulação capacitiva: Cout_min = 6/ (8 × 500k × 0,01) = 150 µF. Etapa 3: Selecione capacitores — Use cerâmica 10 × 22 µF/6.3V X5R (220 µF nominal, efetiva 120 µF após a redução de polarização DC). Contribuição ESR: 10 limites paralelos = 0,3 mΩ efetivo. ΔVesR = 6 A × 0,3 mΩ = 1,8 mV. Ondulação total = √ (8² + 1,8²) ≈ 8,2 mV (dentro da especificação). Etapa 4: Verificar a resposta transitória — Para uma etapa de carga de 15 A em 100 ns: ΔV = L × Δi/Vout = 330 nH × 15/1,0 = 4,95 µs de tempo de inclinação. Adicione um capacitor em massa de 330 µF para transientes de <50 mV.

Dicas Práticas

  • ✓De acordo com o guia de design Intel VR, use a estratégia de capacitor de saída híbrido: MLCCs para filtragem de ondulação de alta frequência (<1 MHz), SP-Cap ou POSCAP para armazenamento de energia em massa e resposta transitória, capacitores de polímero para frequências intermediárias
  • ✓Adicione filtro pi (L-C-L) na saída para aplicações de ondulação ultrabaixa (<1 mV) — o pós-regulador TI TPS7A8300 atinge ruído RMS de 15 µV após SMPS
  • ✓Coloque os capacitores de saída dentro de 5 mm de carga dos pinos de alimentação do IC — o comprimento de traço de 10 mm adiciona 10 nH de indutância parasitária, causando um pico de 500 mV na etapa de carga de 50 A/µs

Erros Comuns

  • ✗Usando valores nominais de capacitor de cerâmica — 22 µF/6,3 V X5R a 1,0 V DC de polarização retém apenas 60-70% (13-15 µF efetivos); sempre verifique as curvas de polarização DC do fabricante ou use o dielétrico X7R
  • ✗Ignorando o ESR em alta frequência — o ESR eletrolítico de alumínio aumenta de 2 a 5 vezes de 100 Hz para 100 kHz; use o ESR da folha de dados na frequência de comutação, não no valor do catálogo de 100 Hz
  • ✗Calculando a ondulação somente em condições nominais - a pior ondulação ocorre no ciclo de trabalho máximo (mínimo Vin) quando a ondulação da corrente do indutor é mais alta

Perguntas Frequentes

De acordo com TI SLVA630, fontes de ondulação: (1) Capacitor de saída de carga/descarga de ondulação de corrente indutora - ΔvC = ΔIL/ (8 × FSW × c), (2) Capacitor de saída ESR - ΔVesR = ΔIL × ESR, (3) Capacitor de saída ESL em transições de comutação - ΔVesl = ESL × DI/dt. A 500 kHz com capacitores de cerâmica, a ondulação capacitiva normalmente contribui com 70-80%, ESR 15-25%, ESL 5-10%.
De acordo com dispositivos analógicos AN-1471: (1) Aumente a frequência de comutação — dobra a ondulação de algumas metades com os mesmos valores de LC, (2) Aumente a capacitância de saída — redução diretamente proporcional, (3) Use capacitores de baixo ESR — MLCCs cerâmicos (2-10 mΩ) versus eletrolíticos (50-500 mΩ), (4) Aumente a indutância — reduz ΔIL, mas retarda a resposta transitória, (5) Adicionar pós-regulador — o capacitor de esferas de ferrite+ ou LDO fornece atenuação adicional de 40-60 dB.
De acordo com os padrões do setor: Cargas digitais (CPUs, FPGAs): < 1% de Vout (10 mV para trilho de 1,0 V de acordo com as especificações Intel/AMD VRM). Circuitos analógicos/RF: < 0,1% (<3 mV para 3,3 V de acordo com as especificações do fabricante do ADC). Memória (DDR4/5): ± 1,5% por padrão JEDEC. Áudio: <10 mV para evitar a degradação do SNR de 60 dB. Drivers de LED: 5-20% aceitáveis para iluminação, < 2% para vídeo/fotografia.
A ondulação é inversamente proporcional à frequência: ΔV e 1/fsw. A duplicação da frequência de 500 kHz para 1 MHz reduz pela metade a ondulação com os mesmos valores de LC ou permite um indutor 2 vezes menor para a mesma ondulação. Compensação: as perdas de comutação aumentam proporcionalmente com a frequência. De acordo com o guia de design de TI, a frequência ideal equilibra a eficiência (favorece menor fsw) em relação ao tamanho/ondulação (favorece um fsw mais alto) — normalmente 200 kHz-2 MHz para conversores DC-DC.
De acordo com os guias de aplicação Murata e TDK, classificados por desempenho em cascata: (1) cerâmica MLCC (2-10 mΩ ESR, melhor desempenho de HF, mas redução de polarização DC e capacitância em massa limitada), (2) Polímero de alumínio (8-20 mΩ, bom equilíbrio), (3) SP-Cap/PosCap (5-15 mΩ, alta densidade de capacitância), (4) Tântalo (50-200 mΩ, com taxa de sobretensão), (5) Alumínio eletrolítico (100-500 mΩ, menor custo/tamanho para armazenamento a granel, evite ondulações de HF).

Shop Components

As an Amazon Associate we earn from qualifying purchases.

DC-DC Buck Converter Modules

Adjustable step-down converter modules for bench and prototype use

Amazon →

LDO Voltage Regulator Kit

Assorted low-dropout linear regulators for prototyping

Amazon →

Electrolytic Capacitor Kit

Aluminum electrolytic capacitor kit for power supply filtering

Amazon →

Power Inductor Kit

Assorted shielded power inductors for switching supply designs

Amazon →

Calculadoras relacionadas

Power

Conversor Buck

Projete um conversor síncrono (redutor): calcule o ciclo de trabalho, o valor do indutor, o capacitor de saída, o capacitor de entrada e a eficiência teórica.

PCB

Capacitor de desacoplamento

Calcule a frequência autorressonante do capacitor de desacoplamento, a impedância na frequência alvo, a faixa de desvio efetiva e o número de capacitores necessários para a integridade da energia

Power

Perda de potência do MOSFET

Calcule a perda de condução do MOSFET, perda de comutação, dissipação total de energia, temperatura de junção e eficiência para design de eletrônica de potência

Power

Divisor de tensão

Calcule a tensão de saída do divisor de tensão, a corrente, a impedância de Thévenin e a dissipação de energia de Vin, R1 e R2. Ideal para redes de polarização e mudança de nível.