Doppelstreifenleitungsimpedanz: Zwei Signalschichten

Was ist Dual Stripline und warum brauchst du es eigentlich

Die meisten Ingenieure stellen sich eine Streifenleitung als eine einzelne Signalschicht vor, die symmetrisch zwischen zwei Grundflächen angeordnet ist. Das ist die Definition aus dem Lehrbuch, und sie funktioniert gut für einfache Boards. Aber das wirkliche Leben ist chaotischer. Sie haben eine sechslagige Platine, vielleicht acht Schichten, und Sie müssen Hochgeschwindigkeitssignale effizient leiten, ohne Ihr Layer-Budget zu überschreiten.

Bei einer dualen Streifenleitung befinden sich zwei Signallagen zwischen demselben Grundflächenpaar. Schicht 1 liegt näher an der oberen Grundplatte, Schicht 2 liegt näher an der unteren Grundplatte, und sie sind durch etwas dielektrisches Material getrennt. Diese Konfiguration ist in modernen digitalen Designs üblich. Denken Sie an Hochgeschwindigkeitsspeicherbusse, LVDS-Paare oder HF-Leiterbahnen, die auf engstem Raum eine kontrollierte Impedanz benötigen.

Der Haken? Die Geometrie ist komplexer. Sie können nicht einfach jede Ebene unabhängig berechnen, als ob es sich um isolierte Streifenleitungen handelt. Das Vorhandensein der zweiten Signalschicht wirkt sich auf die Impedanz der ersten Schicht aus. Es gibt auch eine Breitseitenkopplung, über die Sie sich Gedanken machen müssen, falls sich Ihre Leiterbahnen überschneiden. Und Sie müssen die Ausbreitungsverzögerung in beiden Schichten kennen, da diese unterschiedlich sein können.

Genau aus diesem Grund benötigen Sie den Öffnen Sie den Dual Stripline Impedance Calculator.

Die Geometrie: Was du eigentlich beschreibst

Lassen Sie uns etwas Konkretes über den Lagenaufbau sagen. Stellen Sie sich eine sechslagige Platte vor:

• Ebene 1: Grundebene (obere Referenz)
• Schicht 2: Signalschicht 1 (was wir Schicht 1 nennen)
• Schicht 3: Dielektrikum (zwischen den beiden Signalschichten)
• Schicht 4: Signalschicht 2 (was wir Schicht 2 nennen)
• Schicht 5: Grundebene (untere Referenz)
• Schicht 6: Strom oder Erde

Wenn Sie den Taschenrechner verwenden, geben Sie Folgendes an:

• Spurbreite: Die Breite Ihrer Signalspur. Die typischen Werte liegen je nach Impedanzziel und aktuellen Anforderungen zwischen 2 mil und 20 mil.
• Abstand von Ebene zu Ebene: Die Gesamtentfernung von der oberen Grundebene zur unteren Grundebene. Dies ist die volle Höhe Ihres dielektrischen Sandwichs.
• Ebene 1 bis Obere Ebene: Gibt an, wie weit Ebene 1 von der oberen Grundebene entfernt ist. Wenn Ihr Dielektrikum insgesamt 10 mil beträgt und dieser Wert 3 mil beträgt, dann ist Schicht 2 7 Meilen von der unteren Ebene entfernt.
• Trennung zwischen den Signalschichten: Die Dicke des dielektrischen Materials zwischen Ihren beiden Signalschichten.
• Kupferdicke: Ob Sie ½ Unze (17,5 μm) ) oder 1 Unze (35 μm) ) Kupfer verwenden. Das ist wichtiger, als Sie denken — dickeres Kupfer reduziert die Impedanz geringfügig.
• Dielektrizitätskonstante: FR4 bei 4,2, Megtron 6 bei 3,4, Rogers RO4350B bei 3,48. Wählen Sie das tatsächliche Material aus, das Ihr Hersteller verwendet.

Der Rechner gibt Ihnen dann die Impedanz jeder Schicht separat an, die Kopplungseigenschaften und die Ausbreitungsverzögerung. Das letzte Bit ist entscheidend, wenn Ihre beiden Schichten unterschiedliche Impedanzen haben — Ihre Signalintegritätsanalyse benötigt beide Zahlen.

Ein echtes Beispiel: Speicherbus auf einer Verbraucherplatine

Lassen Sie uns ein konkretes Entwurfsszenario durchgehen. Sie legen eine DDR5-Speicherschnittstelle auf einer sechslagigen Platine an. Ihr Fab Shop verwendet FR4 mit einer Gesamtdicke von 1,6 mm, aufgeteilt in:

• 0,3 mm von der oberen Kupferschicht bis zur oberen Grundplatte
• 0,8 mm zwischen den Grundflächen (Ihr Streifenleitungssandwich)
• 0,5 mm von der unteren Grundplatte bis zur Ebene 4 (Stromversorgungsebene)

Sie benötigen eine differentielle Impedanz von 90 Ω für Ihre Datenleitungen. Sie verwenden durchgehend 1 Unze Kupfer.

Zuerst müssen Sie herausfinden, wie Sie die 0,8 mm zwischen Ihren beiden Signallagen aufteilen können. Ein üblicher Ansatz besteht darin, die obere Schicht näher an der oberen Grundebene anzubringen, um empfindliche Signale besser abzuschirmen, und die untere Schicht näher an der unteren Masseebene. Versuchen wir es mit 0,2 mm zwischen Schicht 1 und der oberen Ebene, was 0,6 mm von Schicht 2 zur unteren Ebene bedeutet, wobei 0,2 mm Dielektrikum dazwischen liegen.

Starte den Taschenrechner:

• Spurbreite: 4 Meilen (wir werden wiederholen)
• Abstand von Ebene zu Ebene: 31,5 mil (0,8 mm)
• Schicht 1 zur oberen Ebene: 7,9 mil (0,2 mm)
• Abstand zwischen den Signalschichten: 7,9 mil (0,2 mm)
• Dicke des Kupfers: 1 Unze (35 μm)
• Dielektrizitätskonstante: FR4 (4.2)

Der Rechner gibt ungefähr Folgendes zurück:

• Impedanz der Schicht 1:58 Ω
• Impedanz der Schicht 2:62 Ω
• Breitseitenkopplung: ~0,15 (wenn sich die Leiterbahnen überlappen)
• Übertragungsverzögerung: ~175 ps/Zoll für Layer 1, ~170 ps/Zoll für Layer 2

Das ist nicht 90 Ω. Du brauchst breitere Spuren. Erhöhen Sie es auf 6 Meilen:

• Impedanz der Schicht 1:48 Ω
• Impedanz der Schicht 2:52 Ω

Immer noch zu niedrig. Versuche es mit 3,5 Meilen:

• Impedanz der Schicht 1:72 Ω
• Impedanz der Schicht 2:77 Ω

Wir kommen näher. Bei 3 Meilen landest du wahrscheinlich bei etwa 90—95 Ω für Ebene 1. Aber jetzt müssen Sie überprüfen: Kann Ihre Fabrik tatsächlich 3 Millionen Leiterbahnen mit Ihrem Abstand von Spur zu Spur routen? Die meisten modernen Fabs können das, aber Sie verbrennen die Routing-Komplexität. Und die Übertragungsverzögerung liegt jetzt bei etwa 180 ps/Zoll, was für Ihre Timing-Analyse wichtig ist.

Das ist der eigentliche Arbeitsablauf. Sie geben Zahlen nicht nur einmal ein. Sie iterieren zwischen Impedanz, Leiterbahnbreite und Durchführbarkeit des Routings, bis alles funktioniert.

Die Mathematik: Warum Schicht 1 und Schicht 2 unterschiedlich sind

Die Impedanz einer Streifenleitung wird bestimmt durch:

wobei $h$ der Abstand zur Referenzebene ist, $w$ die Leiterbahnbreite ist und $\varepsilon_r$ die effektive Dielektrizitätskonstante ist.

In einer dualen Streifenleitung hat jede Schicht einen anderen $h$ -Wert. Schicht 1 liegt näher an der oberen Ebene, hat also einen kleineren $h$, was eine niedrigere Impedanz bedeutet (alles andere ist gleich). Schicht 2 ist weiter von der oberen Ebene entfernt, aber näher an der unteren Ebene, sodass ihr effektiver $h$ anders ist.

Aber es gibt eine Komplikation: Das Vorhandensein der zweiten Signalschicht stört die Feldverteilung. Es ist nicht gerade so, als ob jede Schicht isoliert wäre. Der Rechner berücksichtigt diesen Kopplungseffekt durch einen ausgefeilteren Feldlösungsansatz (der in der Regel auf konformer Abbildung oder numerischer Methoden basiert). Deshalb können Sie die beiden Impedanzen nicht einfach unabhängig voneinander berechnen und als erledigt bezeichnen.

Der ParameterBroadside Coupling gibt an, wie viel Crosstalk Sie sehen werden, wenn Ihre Leiterbahnen auf Layer 1 und Layer 2 parallel verlaufen und sich überlappen. Ein Kopplungswert von 0,15 bedeutet, dass etwa 15% des Signals von einer Ebene in die benachbarte Schicht eingekoppelt werden. Das reicht aus, um Klingeln und Überschwingungen auszulösen, wenn Sie bei der Terminierung nicht vorsichtig sind.

Häufige Fehler (und wie man sie vermeidet)

Das Dielektrikum zwischen den Schichten vergessen

Die meisten Ingenieure gehen davon aus, dass das Dielektrikum zwischen Schicht 1 und Schicht 2 nur das Kernmaterial mit etwas Harz ist. Stimmt, aber die Dicke dieses Kerns ist enorm wichtig. Wenn in Ihrer Fabrik „0,2 mm Kern“ angegeben ist, wird das in den Rechner als „Trennung zwischen den Signallagen“ eingegeben. Wenn Sie versehentlich 0,4 mm eingeben, wird Ihre berechnete Impedanz um mehrere Ohm abweichen. Überprüfen Sie Ihre Stapelzeichnung noch einmal, bevor Sie beginnen.

Asymmetrie Blindheit

Eine duale Streifenleitung ist von Natur aus asymmetrisch, wenn sich Schicht 1 und Schicht 2 in unterschiedlichen Abständen von ihren jeweiligen Grundebenen befinden. Manche Entwickler behandeln dies als Bug, aber es ist ein Feature, wenn Sie es absichtlich verwenden. Je näher die Schicht an der Grundplatte liegt, desto niedriger ist die Impedanz und die Ausbreitungsverzögerung ist geringer. Wenn Sie langsame und schnelle Signale mischen, können Sie dies ausnutzen. Wenn Sie die Asymmetrie jedoch nicht beabsichtigt haben, werden Sie während des Layouts von Impedanzabweichungen überrascht sein.

Breitseitige Kopplung wird ignoriert

Wenn Ihre Layer-1- und Layer-2-Leiterbahnen parallel verlaufen und sich über große Entfernungen überlappen, ist die Breitbandkopplung real. Der Rechner gibt Ihnen den Kopplungskoeffizienten an, aber viele Ingenieure ignorieren ihn und fragen sich, warum ihre Differenzsignale auf dem Oszilloskop seltsam aussehen. Wenn die Kopplung signifikant ist (>0,1), müssen Sie entweder Ihre Leiterbahnen staffeln, sie kurz halten oder differentielles Routing mit sorgfältiger Längenanpassung verwenden.

Fehler bei der Kupferdicke

Die Dicke des Kupfers beeinflusst die Impedanz stärker als erwartet. Wenn Sie von ½ Unze Kupfer auf 1 Unze Kupfer wechseln, kann sich die Impedanz je nach Geometrie um 2—4 Ω verschieben. Wenn Ihre Fabrik während der Produktion das Kupfergewicht ändert, ohne Sie darüber zu informieren, verschiebt sich Ihre Impedanz. Bestätigen Sie die Kupferdicke immer auf Ihrer Fertigungszeichnung und im Rechner.

Falsche Dielektrizitätskonstante

FR4 ist nominell 4,2, variiert jedoch je nach Frequenz, Temperatur und Feuchtigkeit. Megtron 6 ist bei 3,4 stabiler. Rogers RO4350B ist bei 3,48 enger, kostet aber mehr. Wenn Sie für Hochfrequenzsignale (>1 GHz) entwickeln, ist die Wahl wichtig. Wenn Sie DDR5 mit 2,4 GHz verwenden, verwenden Sie den tatsächlich gemessenen $\varepsilon_r$ aus dem Materialdatenblatt Ihrer Fabrik, nicht den Nennwert. Es kann 5— 10% anders sein.

Analyse der Übertragungsverzögerung und des Zeitpunkts

Der Rechner gibt die Übertragungsverzögerung in ps/Zoll aus. Dies ist entscheidend für das digitale Design. Wenn Layer 1 175 ps/Zoll hat und Layer 2 170 ps/Zoll hat und Sie eine 2-Zoll-Leiterbahn weiterleiten, kommt Layer 1 10 ps später als Layer 2. Das ist für die meisten digitalen Signale ein Rauschpegel, aber für Hochgeschwindigkeitsschnittstellen wie LVDS oder CML ist das wichtig.

Noch wichtiger ist, dass, wenn Sie Signale von Layer 1 und Layer 2 auf demselben Bus mischen (was bei dichten Layouts der Fall ist), die Verzerrung zwischen den Ebenen die Einrichtungs- und Haltezeiten beeinträchtigen kann. Bei den meisten Tools können Sie die Übertragungsverzögerungen pro Ebene in ihrer Timing-Analyse angeben. Verwenden Sie die Ausgabe des Rechners direkt — runden Sie sie nicht ab.

Wann sollte die Verwendung von Dual Stripline im Vergleich zu anderen Ansätzen sinnvoll sein

Die duale Streifenleitung eignet sich hervorragend für Leiterplatten mit hoher Dichte, bei denen Sie mehrere Signallagen mit kontrollierter Impedanz benötigen. Es ist üblich in:

• Hochgeschwindigkeits-Speicherschnittstellen (DDR4, DDR5, GDDR6)
• LVDS- und CML-Signalisierung
• HF- und Mikrowellenplatinen, bei denen Sie eine Abschirmung wünschen
• Mixed-Signal-Designs, bei denen analog und digital isoliert werden müssen

Es ist übertrieben für Low-Speed-Logik ( (I²C, SPI, GPIO). Und es ist nicht ideal für einzelne Hochgeschwindigkeitsstrecken, bei denen Sie eine dedizierte Streifenleitungsebene bevorzugen würden — die Asymmetrie einer dualen Streifenleitung ist die Komplexität des Routings nicht wert.

Wenn Sie nur eine Signalschicht zwischen den Maschen haben, verwenden Sie den Rechner für eine einzelne Streifenleitung. Wenn Sie zwei Signallagen haben, diese aber nicht zwischen denselben Grundflächen liegen (z. B. eine zwischen Boden und Strom), ist das eine völlig andere Geometrie.

Probiere es aus

Schnappen Sie sich Ihre neueste PCB-Lagenaufbau-Zeichnung. Suchen Sie ein Hochgeschwindigkeitssignal, das auf zwei verschiedenen Ebenen zwischen denselben Grundflächen geleitet wird. Geben Sie Ihre tatsächlichen Abmessungen — Leiterbahnbreite, Ebenenabstand, Kupferdicke und Dielektrizitätskonstante — in den Dual Stripline Impedance Calculator ein. Vergleichen Sie die berechnete Impedanz mit Ihrem Sollwert. Wenn sie nicht übereinstimmen, passen Sie Ihre Leiterbahnbreite an und führen Sie den Vorgang erneut aus. Sobald Sie die Impedanz im Optimum haben, überprüfen Sie die Übertragungsverzögerung und die Breitseitenkopplung. Wenn die Kopplung hoch ist und Sie Angst vor Übersprechen haben, verschieben Sie Ihre Leiterbahnen oder erhöhen Sie den Schichtabstand.

Das ist der eigentliche Design-Workflow. Der Taschenrechner ist das Werkzeug; zu verstehen, wann und wie man ihn benutzt, ist die Fähigkeit.