PDN-Impedanz: Tipps zur Hohlraumresonanz und Entkopplung

Das unsichtbare Problem auf jeder Hochgeschwindigkeitsplatine

Ihre 1,0-V-Kernschiene sieht auf dem Zielfernrohr sauber aus. Die LDO-Norm besagt, dass die Welligkeit 50 mV beträgt, Sie messen 30 mV. Alles sieht gut aus — bis das FPGA nicht konfiguriert werden kann, der DDR-Controller gelegentlich ECC-Fehler ausgibt oder die HF-Frontend-Spurs an unerwarteten Offsets erscheinen.

Die Impedanz des Netzes für die Stromversorgung ist die Ursache für mehr Platinenausfälle, als den meisten Technikern bewusst ist. Bei der Spannungsschiene handelt es sich nicht nur um eine Welligkeit bei der Schaltfrequenz — sie ist ein Übertragungsmedium mit frequenzabhängiger Impedanz, Resonanzen und Antiresonanzen, die durch den aktuellen Bedarf des Prozessors in einer Bandbreite von Gleichstrom bis zu mehreren hundert Megahertz angeregt werden. Das technische Ziel ist es, ein flaches, niedriges PDN-Impedanzprofil über die gesamte Bandbreite zu erhalten. Dazu müssen Hohlraumresonanzen modelliert werden, nicht nur die großen Kondensatoren auf der Platine verteilt und auf das Beste gehofft.

In dieser exemplarischen Vorgehensweise wird der PDN Impedance Analyzer verwendet, um das Stromversorgungsnetz für eine FPGA-Kernschiene im mittleren Leistungsbereich zu entwerfen. Wir werden genau sehen, warum eine scheinbar saubere Schiene immer noch zu zeitweiligen Ausfällen führen kann und wie diese systematisch behoben werden können.

Zielimpedanz: Ausgehend vom dV-Budget rückwärts

Beginnen Sie mit der Berechnung der Zielimpedanz:

Für eine 1,0-V-Kernschiene mit einer Restwelligkeit von ± 5% und einem Transienten im schlimmsten Fall von 2 A (LUT-Switching) ist das Ziel:

Dieses 25 mΩ -Ziel muss vom Gleichstrom bis zur höchsten Frequenz eingehalten werden, bei der signifikante Stromtransienten auftreten — für dieses FPGA sind es ungefähr 300 MHz. Die meisten Ingenieure machen hier halt und nehmen das Problem mit Kondensatoren in Angriff. Das ist ein Fehler.

Geben Sie die VRM-Parameter ein: 5 mΩ DCR und 10 MHz Bandbreite (die Closed-Loop-Bandbreite des POL-Reglers und der höchste Wert, den das Tool annimmt). Ein Feld für die Induktivität des VRM gibt es nicht: Das Tool leitet seine Ausgangsinduktivität aus diesen beiden Werten ab, $L_{VRM} = R_{DC} / (2\pi f_{BW})$, hier 80 pH. In Reihe dazu liegt die Platineninduktivität, der Pfad vom Regler über Vias, Leiterbahnen und Steckverbinder zu den Ebenen: ein eigener Eingabewert, standardmäßig 1 nH, den diese Anleitung beibehält. Diese Parameter legen fest, wo das VRM keine effektive Regelung mehr gewährleistet und wo die Kondensatoren die Aufgabe übernehmen müssen. Der Regler korrigiert Spannungseinbrüche bis zu seiner Bandbreite von 10 MHz, doch der Zuleitungspfad erreicht bereits bei etwa 3,6 MHz 25 mΩ. Oberhalb weniger Megahertz sind Sie also auf sich allein gestellt — die Kondensatoren müssen die Versorgungsschiene stabil halten.

Hohlraumresonanzen zwischen ebenen Paaren

Hier wird es interessant. Eine 100 mm × 80 mm große vierlagige Platine mit 4 mil FR-4 zwischen Strom- und Massefläche ist nicht nur ein passiver Leiter, sondern ein Resonanzhohlraum. Die parallelen Ebenen bilden einen dielektrisch belasteten Wellenleiter, der Stehwellenmodi unterstützt, und diese Modi erscheinen im PDN-Impedanzprofil wie LC-Schaltungen.

Die niedrigste Hohlraum-Resonanzfrequenz ist:

Für den Modus (m=1, n=0) auf einer 100-mm-Platine mit FR-4 (ε_r = 4.3):

Geben Sie die Platine in das Tool ein: Breite 100 mm, Länge 80 mm, Dielektrizitätskonstante 4,3, Abstand der Ebenen 0,1016 mm (4 mil) und der Standard-Verlustfaktor von 0,02. Setzen Sie den Port dorthin, wo die Versorgungspins des FPGA liegen, auf x = 25 mm, y = 20 mm, belassen Sie die Portgröße auf ihrem Standardwert, einem Quadrat von 1 mm, und legen Sie den Frequenzbereich auf 1 kHz bis 2 GHz fest. Der Port braucht eine Größe, weil die Modensumme des Hohlraums in einem einzelnen Punkt nie konvergiert. Die Kurve des Hohlraums allein im Impedanzdiagramm zeigt sofort die Antiresonanzspitzen: scharfe Spitzen bei 723 MHz (TM10), 904 MHz (TM01) und 1,16 GHz (TM11), wo sich der Hohlraum wie ein hochohmiger LC-Resonator verhält. Die Resonanztabelle führt vier weitere Moden unterhalb von 2 GHz auf, doch dieser Port liegt in einem Knoten jeder dieser Moden, sodass sie nicht als Spitzen erscheinen; die Tabelle markiert sie als an diesem Port nicht sichtbar. Lassen Sie den Port leer, setzt ihn das Tool auf den Drittelpunkt der Platine, hier (33,3 mm, 26,7 mm), und dort erscheinen alle sieben: $\cos(m\pi/3)$ ist nie null, also hat dort keine Mode einen Knoten. In der Platinenmitte verschwänden auch die ersten drei, denn die Mitte ist ein Knoten jeder Mode mit einem ungeraden Index. Zwischen diesen Spitzen sinkt die Hohlraumimpedanz tatsächlich — die Ebenen helfen Ihnen. Aber ohne Entkopplungskondensatoren übersteigt die Impedanz von 3,6 MHz bis 266 MHz, also im größten Teil des Bandes, in dem Ihr FPGA Stromtransienten zieht, den Zielwert von 25 mΩ, und bei etwa 84 MHz erreicht sie mehrere zehn Ohm, wo die Zuleitungsinduktivität mit den 3,0 nF der Ebenen resoniert. Ihr einziger Einbruch unter das Ziel in diesem Bereich, von 266 bis 299 MHz, ist die Serienresonanz der Ebenen selbst: ihre 3,0 nF gegen die Ausbreitungsinduktivität zwischen dem Port und dem Rest der Ebene.

Diese Hohlraummodi sind der Grund, weshalb Sie sich nicht einfach darauf verlassen können, dass „die Ebenen wie ein großer Kondensator sind“ — sie sind es auch, aber nur bei bestimmten Frequenzen. Bei den Antiresonanzspitzen sind sie mehr als nutzlos.

Kondensatorauswahl: Warum die Datenbank wichtig ist

Der Optimierer des Tools greift auf eine integrierte Datenbank mit sieben MLCC zurück: 1 nF, 10 nF, 100 nF und 1 μF in 0402, 10 μF in 0603, 47 μF in 0805 und 100 μF in 1206, jeweils mit typischen ESR- und ESL-Werten. Das ist nicht nur praktisch, sondern auch entscheidend, weil die Eigenresonanzfrequenz (SRF) eines Kondensators bestimmt, wo er seine minimale Impedanz erreicht:

Ein 100 nF 0402-Kondensator mit 400 pH ESL schwingt bei 25 MHz mit. Unterhalb dieser Frequenz verhält er sich wie ein Kondensator, darüber wie ein Induktor. Ein 1 nF 0402 mit 300 pH ESL resoniert bei 291 MHz. Ein effektives PDN-Design versetzt mehrere Kondensatorwerte so, dass eine Kaskade von Resonanzen unterhalb der Zielimpedanz aufrechterhalten wird — eine Technik, die als Kondensatorwertverschachtelung bezeichnet wird.

Sie können nicht einfach beliebige Werte auswählen und hoffen, dass sie funktionieren. Die ESL ist wichtiger als die meisten Ingenieure denken. Ich habe Platinen mit zwanzig 100-nF-Kondensatoren gesehen, die immer noch ausfallen, weil sie alle die gleiche Gehäusegröße haben, alle mit derselben Frequenz mitschwingen und Lücken im Impedanzprofil hinterlassen, wo Transienten zu Spannungsabfällen führen.

Den Genetic Algorithm Optimizer ausführen

Legen Sie das Optimierungsziel fest: 25 mΩ Zielimpedanz bei insgesamt höchstens 20 Kondensatoren. Das Band, für das es auslegt und das es bewertet, legt das Tool selbst fest: vom unteren Ende des Frequenzbereichs bis 80 % der ersten Hohlraummode der Platine (oder bis zum Ende des Frequenzbereichs, falls das früher kommt), hier 1 kHz bis 578 MHz, unterhalb von TM10 bei 723 MHz, was die 300 MHz abdeckt, die dieses FPGA braucht. Oberhalb dieser Grenze bestimmt der Hohlraum des Ebenenpaars die Impedanz, nicht die Kondensatoren. Die Größe des genetischen Algorithmus hängt vom Tarif ab: 150 Generationen mit 200 Kandidaten im kostenlosen Tarif, 400 mit 400 im kostenpflichtigen Tarif.

Der GA bewertet Entwürfe in zwei Stufen. Die erste ist eine einzige Zahl: das schlechteste Verhältnis von Impedanz zu Zielwert irgendwo in diesem Band, denn bei einem flachen Ziel bestimmt der schlechteste Punkt den Spannungseinbruch. Unter 1 ist das Ziel erreicht. Entwürfe, die bis auf 0,1 dB an den niedrigsten schlechtesten Wert heranreichen, gelten als gleichauf, und unter ihnen nimmt das Tool den, der den Rest des Bandes am niedrigsten hält, gemessen am Ziel, wo das Budget es erreichen kann, und an der Untergrenze, der niedrigsten Impedanz, die irgendein Entwurf innerhalb des Budgets erreicht, wo es das nicht kann. Das Ergebnis führt diese Frequenzen als unerreichbar auf, jeden Bereich mit seiner Untergrenze, und das Urteil zählt sie mit. Nach der letzten Generation werden die besten gefundenen Entwürfe Schritt für Schritt verfeinert (einen Kondensator hinzufügen, entfernen oder tauschen), bewertet nach denselben zwei Stufen am tatsächlichen schlechtesten Wert zwischen den Rasterpunkten, bis kein einzelner Schritt die Rangfolge mehr verbessert; ein neuer Lauf mit einem anderen Zufallsstartwert liefert denselben Entwurf. Die Anzahl der Kondensatoren wird nicht bestraft, daher schöpft er das Budget meist voll aus. Die kleinste Anzahl zu finden, die die Impedanzspezifikation noch erfüllt, ist Ihre Aufgabe, und sie lohnt sich, denn jeder Kondensator kostet Geld, Platinenfläche und Montagezeit.

Im kostenlosen Tarif verbessert sich der beste Entwurf ab der dritten Generation nicht mehr, und der Optimierer wählt Folgendes aus:

• 1× 1 μF 0402 (SRF 7 MHz)
• 1× 100 nF 0402 (SRF 25 MHz)
• 14× 10 nF 0402 (SRF 85 MHz)
• 4× 1 nF 0402 (SRF 291 MHz)

Dieser Entwurf fällt durch. Das Profil beginnt bei den 5 mΩ des Reglers und überschreitet das Ziel bei etwa 2,7 MHz; es bleibt bis 45 MHz darüber, mit einer Spitze von 46 mΩ bei etwa 16 MHz, und liegt von 175 bis 262 MHz erneut darüber, mit einer Spitze von 78 mΩ bei 238 MHz. Das ist der schlechteste Wert, den das Tool meldet, +9,9 dB über dem Ziel. Ab 381 MHz steigt das Profil zur ersten Hohlraummode hin an, und das Tool markiert 473–578 MHz als unerreichbar: Keine 20 Bauteile aus seiner Bibliothek kommen dort unter 25,11 mΩ. Das Urteil gilt für das ganze Band, aber dieses FPGA zieht oberhalb von 300 MHz keine nennenswerten Stromtransienten, daher zählen hier die Überschreitungen darunter. Wenn Sie einen schnelleren Baustein versorgen, müssten Sie den niederohmigen Bereich zu höheren Frequenzen hin erweitern.

Bemerkenswert ist, dass der GA dieselbe Kondensator-Staging-Strategie entdeckt hat, die erfahrene Ingenieure für die Leistungsintegrität intuitiv anwenden. Es ist keine Zauberei — es geht nur darum, den Konstruktionsraum systematisch zu erkunden, und zwar schneller, als Sie es von Hand könnten.

Der Konvergenzverlauf verrät Ihnen, ob Sie mehr Kondensatoren benötigen

Sehen Sie sich in den Ergebnissen das Diagramm des Konvergenzverlaufs an. Ein Plateau, bei dem die Fitness noch über 1 liegt, bedeutet, dass der Algorithmus mit den erlaubten Kondensatoren keine Lösung findet. Die Bibliothek ist fest vorgegeben, also ist das Budget der Hebel: Erhöhen Sie die maximale Anzahl an Kondensatoren.

Eine Kurve, die unter 1 fällt, bedeutet, dass das Ziel erreicht ist, und wie weit sie darunter liegt, zeigt, wie viel Reserve das Budget bringt. Dies sind nützliche Informationen für die Kostenoptimierung. Die Kurve ist allerdings das schlechteste Verhältnis auf dem Frequenzraster, während das Urteil den verfeinerten schlechtesten Wert bewertet, den das Tool zwischen den Rasterpunkten sucht; das Urteil kann deshalb etwas höher ausfallen als der letzte Wert der Kurve.

Beim Budget von 20 Kondensatoren in diesem Beispiel flacht die Kurve bis zur dritten Generation bei 3,12 ab und bewegt sich danach nicht mehr: Der GA findet keine Kombination aus 20 Bauteilen der Bibliothek, die diese Platine bei 25 mΩ hält. Erhöhen Sie das Budget und starten Sie erneut. Mit 40 Kondensatoren verfehlt der beste Entwurf das Ziel noch, um 1,9 dB; mit 50 besteht er, mit 23,6 mΩ; mit 80 sinkt der schlechteste Wert auf 14,0 mΩ, 5,0 dB unter dem Ziel, wobei 72 der 80 Bauteile auf 1 nF und 10 nF entfallen. Das Budget so lange zu verringern, bis ein Lauf durchfällt, ist der Weg zur kleinsten Stückliste, die funktioniert.

Das Antiresonanz-Problem

Ein Ergebnis hebt das Tool sofort hervor: die Antiresonanz zwischen den Kondensatoren mit 10 nF und 1 nF bei etwa 238 MHz. Das ist eine klassische Falle. Oberhalb ihrer SRF von 85 MHz verhalten sich die Kondensatoren mit 10 nF induktiv, während die mit 1 nF bis 291 MHz kapazitiv bleiben, ebenso wie die Ebenen bis zu ihrer Serienresonanz bei etwa 280 MHz; dazwischen bilden die induktive Gruppe mit 10 nF und die kapazitive Gruppe mit 1 nF samt den Ebenen eine parallele LC-Schaltung mit einer hohen Impedanzspitze. Das Tool zeigt dies als die Spitze von 78 mΩ bei 238 MHz. Wenn Ihr Prozessor bei dieser Frequenz zufällig einen transienten Strom mit erheblicher Energie zieht, kommt es zu einem Spannungseinbruch, obwohl die Platine über reichlich Kapazität verfügt.

Die Lösung besteht darin, einen Dämpfungswiderstand in Reihe mit einem der Kondensatorwerte hinzuzufügen (normalerweise 0,1–1 Ω, was die Güte Q der Resonanz zunichtemacht, ohne die Impedanz an anderer Stelle nennenswert zu erhöhen), oder einen Zwischenwert hinzuzufügen, um die Lücke zu überbrücken. Die Bibliothek des Tools hat keinen Wert zwischen 1 nF und 10 nF, daher wählt der GA bei höherem Budget stattdessen den Weg der rohen Gewalt: mehr von beidem. Mit 80 Kondensatoren ist die Antiresonanz immer noch da, bei etwa 250 MHz, aber auf 14,0 mΩ gesunken.

Dies ist die zentrale Erkenntnis des PDN-Designs: Sie umgehen nicht nur Rauschen, Sie entwerfen ein Impedanzspektrum. Die Kondensatoren, die VRM-Ausgangsimpedanz, die Plane Cavity Modes und die Via-Induktivitäten wirken alle zusammen und erzeugen ein komplexes frequenzabhängiges Impedanzprofil. Der GA entdeckt, was jahrzehntelange erfahrungsbasierte Heuristiken kodifiziert haben — und das in weniger als 30 Sekunden, ohne dass Sie jede Resonanz und Antiresonanz manuell berechnen müssen.

Sie können das Design wiederholen, die Zielimpedanz anpassen, die Abmessungen der Platine ändern oder VRM-Topologien austauschen und sofort sehen, wie sich das auf das Impedanzprofil auswirkt. Diese Rückkopplungsschleife macht das PDN-Design von schwarzer Kunst zu Ingenieurskunst.