PDN-Impedanz: Tipps zur Hohlraumresonanz und Entkopplung

Das unsichtbare Problem auf jeder Hochgeschwindigkeitsplatine

Ihre 1,0-V-Kernschiene sieht auf dem Zielfernrohr sauber aus. Die LDO-Spezifikation besagt, dass die Welligkeit 50 mV beträgt, Sie messen 30 mV. Alles sieht gut aus — bis das FPGA nicht konfiguriert werden kann, der DDR-Controller gelegentlich ECC-Fehler ausgibt oder die HF-Frontend-Spurs an unerwarteten Offsets erscheinen.

Die Impedanz des Netzes für die Stromversorgung ist die Ursache für mehr Platinenausfälle, als den meisten Technikern bewusst ist. Bei der Spannungsschiene handelt es sich nicht nur um eine Welligkeit bei der Schaltfrequenz — sie ist ein Übertragungsmedium mit frequenzabhängiger Impedanz, Resonanzen und Antiresonanzen, die durch den aktuellen Bedarf des Prozessors in einer Bandbreite von Gleichstrom bis zu mehreren hundert Megahertz angeregt werden. Das technische Ziel ist es, ein flaches, niedriges PDN-Impedanzprofil über die gesamte Bandbreite zu erhalten. Dazu müssen Hohlraumresonanzen modelliert werden, nicht nur die großen Kondensatoren auf der Platine verteilt und auf das Beste gehofft.

In dieser exemplarischen Vorgehensweise wird der PDN Impedance Analyzer verwendet, um das Stromversorgungsnetz für eine FPGA-Kernschiene im mittleren Leistungsbereich zu entwerfen. Wir werden genau sehen, warum eine scheinbar saubere Schiene immer noch zu zeitweiligen Ausfällen führen kann und wie diese systematisch behoben werden können.

Zielimpedanz: Ausgehend vom dV-Budget rückwärts

Beginnen Sie mit der Berechnung der Zielimpedanz:

§0 §

Für eine 1,0-V-Kernschiene mit einer Restwelligkeit von ± 5% und einem Transienten von 2 A im schlimmsten Fall (LUT-Switching) ist das Ziel:

Dieses 25-mΩ-Ziel muss vom Gleichstrom bis zur höchsten Frequenz, bei der signifikante Stromtransienten auftreten, eingehalten werden — für dieses FPGA sind es ungefähr 300 MHz. Die meisten Ingenieure machen hier halt und nehmen das Problem mit Kondensatoren in Angriff. Das ist ein Fehler.

Geben Sie die VRM-Parameter ein: 100 μH-Induktivität (typisch für einen Point-of-Load-Wandler), 5 mΩ DCR und 10 MHz Bandbreite (die Closed-Loop-Bandbreite des POL-Reglers). Diese Parameter bestimmen, wo das VRM aufhört, für eine effektive Regelung zu sorgen, und wo die Kondensatoren die Aufgabe übernehmen müssen. Unterhalb von 10 MHz korrigiert der Regler aktiv den Spannungsabfall. Darüber hinaus sind Sie auf sich allein gestellt — die Kondensatoren müssen die Schiene stabil halten.

Hohlraumresonanzen zwischen ebenen Paaren

Hier wird es interessant. Eine 100 mm × 80 mm große vierlagige Platine mit 4 mil FR-4 zwischen Strom- und Massefläche ist nicht nur ein passiver Leiter, sondern ein Resonanzhohlraum. Die parallelen Ebenen bilden einen dielektrisch belasteten Wellenleiter, der Stehwellenmodi unterstützt, und diese Modi erscheinen im PDN-Impedanzprofil wie LC-Schaltungen.

Die niedrigste Hohlraum-Resonanzfrequenz ist:

Für den Modus (m=1, n=0) auf einer 100-mm-Platine mit FR-4 (δ_r = 4,3):Geben Sie die Abmessungen der Platine und die Dielektrizitätskonstante in das Werkzeug ein. Das Impedanzdiagramm zeigt sofort die Antiresonanzspitzen: scharfe Spitzen bei 723 MHz, 1,03 GHz und 1,26 GHz, wobei der Hohlraum wie ein hochohmiger LC-Resonator aussieht. Zwischen diesen Spitzen sinkt die Hohlraum-Impedanz tatsächlich — die Flugzeuge helfen Ihnen dabei. Aber ohne Entkopplungskondensatoren überschreitet die Impedanz im Großteil des 10-MHz—300-MHz-Bands, in dem Ihr FPGA Stromtransienten empfängt, den Sollwert von 25 mΩ.

Diese Hohlraummodi sind der Grund, weshalb Sie sich nicht einfach darauf verlassen können, dass „die Flugzeuge wie ein großer Kondensator sind“ — sie sind es auch, aber nur bei bestimmten Frequenzen. Bei den Antiresonanzspitzen sind sie mehr als nutzlos.

Kondensatorauswahl: Warum die Datenbank wichtig ist

Das Tool enthält eine Datenbank mit gängigen 0402-, 0201- und 0105-MLCC-Kondensatoren mit gemessenen ESR-, ESL- und Kapazitätswerten. Das ist nicht nur praktisch, sondern auch entscheidend, weil die Eigenresonanzfrequenz (SRF) eines Kondensators bestimmt, wo er seine Mindestimpedanz abgibt:

Ein 100 nF 0402-Kondensator mit 400 pH ESL schwingt bei 25 MHz mit. Unterhalb dieser Frequenz verhält er sich wie ein Kondensator, darüber wie ein Induktor. Ein 1 nF 0201 mit 150 pH ESL schwingt bei 130 MHz mit. Ein effektives PDN-Design versetzt mehrere Kondensatorwerte so, dass eine Kaskade von Resonanzen unterhalb der Zielimpedanz aufrechterhalten wird — eine Technik, die als Kondensatorwertverschachtelung bezeichnet wird.

Sie können nicht einfach beliebige Werte auswählen und hoffen, dass sie funktionieren. Die ESL ist wichtiger als die meisten Ingenieure denken. Ich habe Platinen mit zwanzig 100-nF-Kondensatoren gesehen, die immer noch ausfallen, weil sie alle die gleiche Gehäusegröße haben, alle mit derselben Frequenz mitschwingen und Lücken im Impedanzprofil hinterlassen, wo Transienten zu Spannungsabfällen führen.

Den Genetic Algorithm Optimizer ausführen

Legen Sie das Optimierungsziel fest: Erreichen Sie Z < 25 mΩ von DC bis 300 MHz, wobei Sie die Kondensatorbibliothek mit insgesamt maximal 20 Kondensatoren verwenden. Aktiviere den genetischen Algorithmus mit 300 Generationen.

Der GA minimiert eine Fitnessfunktion, die Impedanzverletzungen über dem Ziel- und Gesamtkondensatorwert ahndet. Es wird versucht, die Mindestanzahl an Kondensatoren zu finden, die immer noch die Impedanzspezifikation erfüllen — denn jeder Kondensator kostet Geld, Platinenfläche und Montagezeit.

Nach der Konvergenz (in der Regel 200—250 Generationen für diese Leiterplattengröße) wählt der Optimierer Folgendes aus:

• 4× 10 μF 0402 (Bulk, deckt 100 kHz—5 MHz ab)
• 6× 100 nF 0402 (Mittelfrequenz, deckt 5—50 MHz ab)
• 6× 10 nF 0201 (Hochfrequenz, deckt 50—200 MHz ab)
• 4× 1 nF 0201 (deckt 200—500 MHz ab)

Das resultierende Impedanzprofil ist mit 8—15 mΩ von 100 kHz bis 280 MHz flach — deutlich unter dem 25-mΩ-Ziel. Oberhalb von 300 MHz dominieren die Hohlraumresonanzen und die Impedanz steigt, aber bei diesen Frequenzen gibt es für dieses FPGA keine signifikanten Stromtransienten. Wenn Sie ein schnelleres Gerät fahren würden, müssten Sie den Bereich mit flacher Impedanz um eine höhere Frequenz erweitern.

Bemerkenswert ist, dass der GA dieselbe Kondensator-Staging-Strategie entdeckt hat, die erfahrene Ingenieure für die Leistungsintegrität intuitiv anwenden. Es ist keine Zauberei — es geht nur darum, den Konstruktionsraum systematisch zu erkunden, und zwar schneller, als Sie es von Hand könnten.

Der Konvergenzverlauf verrät Ihnen, ob Sie mehr Kondensatoren benötigen

Sehen Sie sich das Diagramm zur Konvergenzhistorie an, während die GA läuft. Ein Plateau nach der Generation 100, bei dem die Fitness immer noch über dem Grenzwert liegt, bedeutet, dass Sie ein lokales Minimum erreicht haben — der Algorithmus kann mit den verfügbaren Kondensatortypen keine Lösung finden. Versuchen Sie, der erlaubten Bibliothek einen weiteren Hochfrequenzkondensatortyp hinzuzufügen, oder erhöhen Sie die maximale Anzahl an Kondensatoren.

Ein gleichmäßiger monotoner Rückgang auf Null bedeutet, dass das Ziel mit weniger Kondensatoren als dem Maximalwert erreichbar ist. Dies sind nützliche Informationen zur Kostenoptimierung.

Bei einem Budget von 20 Kondensatoren in diesem Beispiel erreicht die Konvergenz bei Generation 180 die Tauglichkeit von Null. Durch die Reduzierung des Budgets auf 16 Kondensatoren wird immer noch keine Tauglichkeit erreicht — die Obergrenzen von 4 × 1 nF sind bei Temperaturen unter 300 MHz unnötig. Das spart Platz auf der Platine und spart Stücklistenkosten, ohne die Leistung zu beeinträchtigen. Die meisten Ingenieure hätten sicherheitshalber alle 20 Kondensatoren platziert. Das ist genau die Art von Überkonstruktion, die die Kosten in die Höhe treibt.

Das Antiresonanz-Problem

Ein Ergebnis hebt das Tool sofort hervor: die Antiresonanz zwischen den 10 μF- und 100 nF-Kondensatoren bei etwa 8 MHz. Das ist eine klassische Falle. Wo die 10-μF-Kappe vom kapazitiven zum induktiven Verhalten übergeht und die 100-nF-Kappe immer noch kapazitiv ist, bilden die beiden Kondensatoren eine parallele LC-Schaltung mit einer hohen Impedanzspitze. Das Tool zeigt dies als eine Spitze bei 8 MHz an. Wenn Ihr Prozessor bei dieser Frequenz zufällig einen Stromübergang mit erheblicher Energie erzeugt, wird die Spannung abfallen, obwohl die Platine über ausreichend Kapazität verfügt.

Die Lösung besteht darin, einen Dämpfungswiderstand in Reihe mit einem der Kondensatorwerte hinzuzufügen (normalerweise 0,1—1 Ω, wodurch das Q der Resonanz unterbrochen wird, ohne die Impedanz an anderer Stelle signifikant zu erhöhen) oder einen Zwischenwert von 1 μF hinzuzufügen, um die Lücke zu überbrücken. Letzteres stellt der GA fest, wenn er ohne Budgetbeschränkung betrieben wird: Er platziert unabhängig voneinander 1-μF-Kondensatoren genau dort, wo die Antiresonanz auftreten würde.

Das ist die zentrale Erkenntnis des PDN-Designs: Man umgeht nicht einfach das Rauschen, man entwirft ein Impedanzspektrum. Die Kondensatoren, die VRM-Ausgangsimpedanz, die Plane Cavity Modes und die Via-Induktivitäten wirken alle zusammen und erzeugen ein komplexes frequenzabhängiges Impedanzprofil. Der GA entdeckt, was jahrzehntelange erfahrungsbasierte Heuristiken kodifiziert haben — und das in weniger als 30 Sekunden, ohne dass Sie jede Resonanz und Antiresonanz manuell berechnen müssen.

Sie können das Design wiederholen, die Zielimpedanz anpassen, die Abmessungen der Platine ändern oder VRM-Topologien austauschen und sofort sehen, wie sich das auf das Impedanzprofil auswirkt. Diese Rückkopplungsschleife macht PDN-Design von schwarzer Kunst zu Ingenieurskunst.

PDN-Impedanzanalysator