Skip to content
RFrftools.io
Power

MOSFET-Verlustleistungsrechner

Berechnen Sie den MOSFET-Leitungsverlust, den Schaltverlust, die Gesamtleistungsableitung, die Sperrschichttemperatur und den Wirkungsgrad für das Design von Leistungselektronik

Loading calculator...

Formel

Pcond=ID2×RDS(on),Psw=0.5×VDS×ID×(tr+tf)×fswP_cond = I_D² × R_DS(on), P_sw = 0.5 × V_DS × I_D × (t_r + t_f) × f_sw
I_D— Strom ablassen (A)
R_DS(on)— Einschaltwiderstand (Ω)
V_DS— Spannung an der Abflussquelle (V)
f_sw— Schalthäufigkeit (Hz)
t_r— Aufstiegszeit (s)
t_f— Herbstzeit (s)

Wie es funktioniert

Der MOSFET-Verlustleistungsrechner bestimmt Leitungsverluste, Schaltverluste und thermische Anforderungen für Leistungstransistoranwendungen — unverzichtbar für Motorantriebe, DC-DC-Wandler und Hochstromschaltkreise. Leistungselektroniker, Wechselrichterdesigner und Spezialisten für Wärmemanagement verwenden dieses Tool, um Geräteausfälle zu verhindern und die Effizienz zu optimieren. Laut der Studie „Fundamentals of Power Electronics“ von Erickson & Maksimovic setzt sich die gesamte MOSFET-Verlustleistung aus dem Leitungsverlust Pcond = Irms² × Rds (on) und dem Schaltverlust Psw = ½ × Vin × Iout × (tr + tf) × fsw zusammen. Bei Silizium-MOSFETs erhöht sich Rds (on) gemäß Infineon-Anwendungshinweis AN-2014-02 um 40-100% von 25 °C auf 125 °C. Verwenden Sie für thermische Berechnungen immer heiße Rds (on). Die Gate-Ladung Qg bestimmt die Treiberleistung und die Schaltgeschwindigkeit: Pgate = Qg × Vgs × fsw wird im Treiberkreis abgeführt. Moderne GaN-FETs erreichen bei 500 kHz aufgrund des fünfmal schnelleren Schaltens (10 ns gegenüber 50 ns) 50% geringere Schaltverluste als Silizium. Dies ermöglicht einen Wirkungsgrad von > 99% der Servernetzteile gemäß den Konstruktionsleitfäden zur effizienten Stromumwandlung (EPC).

Bearbeitetes Beispiel

Entwickeln Sie ein Wärmemanagement für einen High-Side-MOSFET mit synchronem Abwärtswandler. Technische Daten: Vin = 48 V, Vout = 12 V, Iout = 10 A, fsw = 200 kHz, D = 0,25. MOSFET: Infineon IPB072N15N5 (Rds (on) = 7,2 mΩ bei 25 °C, Qg = 62 nC, tr = 12 ns, tf = 6 ns). Schritt 1: Effektivstrom berechnen — Irms = Iout × √D = 10 × 0,5 = 5 A. Schritt 2: Leitungsverlust — Rds (on) @ 100 °C = 7,2 mΩ × 1,6 = 11,5 mΩ. Sekunde = 52 × 11,5 m = 288 mW. Schritt 3: Schaltverlust — Psw = ½ × 48 × 10 × (12n + 6n) × 200k = 864 mW. Schritt 4: Verlust des Gate-Antriebs — Pgate = 62n × 10 V × 200k = 124 mW (im Treiber, nicht im MOSFET). Schritt 5: MOSFET-Gesamtverlust — Ptotal = 288 + 864 = 1,15 W. Schritt 6: Thermisches Design — Für Tj < 100 °C bei 50 °C Umgebungstemperatur: δJA < (100-50) /1,15 = 43 °C/W. D2PAK auf 1 in² Kupfer (θ JA = 40 °C/W) erfüllt die Anforderung.

Praktische Tipps

  • ✓Ersetzen Sie Silizium-MOSFETs gemäß dem „GaN FET Design Guide“ von Texas Instruments bei wenigen > 200 kHz durch GaN — die 10-fach niedrigeren Qg- und Null-Qrr von GaN reduzieren die Gesamtverluste um 40-60% und ermöglichen einen Betrieb über 1 MHz ohne Kühlkörper
  • ✓Verwenden Sie thermisches Schnittstellenmaterial (TIM) mit ΔTIM < 0,5 °C/W für oberflächenmontierbare Gehäuse — Das Bergquist Gap Pad 5000S35 erreicht 0,3 °C/W und reduziert den Tj um 15-20 °C im Vergleich zur bloßen Leiterplattenmontage
  • ✓Implementieren Sie eine adaptive Totzeitsteuerung, um den Durchfluss der Body-Dioden zu minimieren — der isolierte Treiber UCC21520 von TI passt die Totzeit je nach Laststrom an und reduziert so die Totzeitverluste um 30%

Häufige Fehler

  • ✗Verwendung von 25°C Rds (on) für thermische Berechnungen — Silizium-MOSFET Rds (on) erhöht sich bei Betriebstemperatur um das 1,5-2-fache; ein 10-mΩ-Gerät bei 25 °C kann bei 150 °C 20 mΩ aufweisen, wodurch sich die Leitungsverluste verdoppeln
  • ✗Vernachlässigung der Schaltverluste bei hohen Frequenzen — bei 500 kHz übersteigen die Schaltverluste oft die Leitungsverluste; ein 10-A/48-V-MOSFET mit einer Gesamtschaltzeit von 30 ns verbraucht 3,6 W allein beim Schalten
  • ✗Ignorieren der Rückgewinnungsverluste in der Body-Diode — synchrone Buck-Totzeit führt zu Durchleitung der Body-Diode; Siliziumdiode Qrr = 100-500 nC verursacht zusätzlichen Verlust von 0,5-2 W bei 200 kHz

Häufig gestellte Fragen

Gemäß Infineon-Anwendungshinweis AN-2014-02: Ptotal = Pcond + Psw + Pgate. Pcond = Irms² × Rds (on) _hot. Psw = ½ × Vds × Id × (tr + tf) × fsw. Pgate = Qg × Vgs × fsw (im Treiber abgeführt). Für Synchrongleichrichter sind die Verluste an den Körperdioden hinzuzurechnen: Pdiode = Vf × Id × tdead × fsw × 2. Die Gesamtgenauigkeit liegt in der Regel bei ± 15-20%, da die Schaltwellenform nicht ideal ist.
Primäre Faktoren: (1) Laststrom (Pcond ∝ I²), (2) Schaltfrequenz (Psw ∝ fsw), (3) Betriebsspannung (Psw ∝ Vds), (4) Temperatur (Rds (on) ∝ T^1.5 für Silizium), (5) Gate-Antriebsspannung (niedrigeres Vgs erhöht Rds (on)). Sekundäre Faktoren: Gate-Widerstand, Miller-Plateau-Ladung, Reverse-Recovery-Ladung. GaN- und SiC-Bauelemente weisen einen niedrigeren Temperaturkoeffizienten auf (1,2-1,4 × von 25 °C bis 125 °C gegenüber 1,6-2× bei Silizium).
Übermäßige Ableitung führt zu thermischem Durchlaufen und Geräteausfall. Gemäß MIL-HDBK-217F verdoppelt sich die MOSFET-Ausfallrate bei jedem Anstieg der Sperrschichttemperatur um 10—12 °C über 100 °C. Bei Tj = 175 °C (typisches Silizium-Maximum) ist die Ausfallrate 16-mal höher als bei 125 °C. Thermische Zyklen (ein/aus) führen zu zusätzlicher mechanischer Belastung — die Ermüdung der Lötverbindung begrenzt Automobil-MOSFETs gemäß den Zuverlässigkeitsdaten von Infineon auf 10.000-100.000 Wärmezyklen.
Gemäß dem TI-Leitfaden für die Leistungsentwicklung: (1) Niederfrequenzanwendungen (500 <100 kHz): minimize Rds (on), ignore Qg (choose large die for low conduction loss), (2) High-frequency applications (> kHz): Optimieren Sie Rds (on) × Qg-Produkt (Gütezahl), (3) Berechnen Sie die optimale Chipgröße, wobei Pcond = Psw ist (ausgeglichene Verluste minimieren die Summe). GaN erreicht ein 10× besseres Rds (on) × Qg FOM als Silizium und dominiert damit Hochfrequenzdesigns.
Silizium-MOSFETs weisen einen positiven Temperaturkoeffizienten auf: Rds (on) (T) = Rds (on) (25°C) × (T/298) ^α, wobei α je nach Nennspannung = 1,5-2,5 ist. Laut Infineon-Datenblättern: 40-V-Geräte α ≈ 1,5, 100-V-Geräte α ≈ 2,0, 600-V-Geräte α ≈ 2,3. Das bedeutet, dass Rds (on) bei 125 °C 1,5 bis 2,0 × höher ist als der Wert von 25 °C. SiC-MOSFETs haben einen niedrigeren Koeffizienten (α ≈ 1,0) und sorgen so für geringere Verluste bei hohen Temperaturen.

Verwandte Artikel

Power Electronics

Abwärtswandler: Induktor, Kondensator und Wirkungsgrad

Wie man einen synchronen Abwärtswandler von Grund auf neu entwirft. Berechnet die Einschaltdauer, den Induktorwert und den Ausgangskondensator und schätzt den Wirkungsgrad anhand von Beispielen aus der Praxis.

Audio Engineering

Class-D-Verstärkerdesign für Energieeffizienz

Entdecken Sie die Geheimnisse der Class-D-Verstärkereffizienz, von der MOSFET-Auswahl bis zur Berechnung der Verlustleistung mit praktischen technischen Einblicken.

Power Electronics

So dimensionieren Sie einen LED-Strombegrenzungswiderstand

Berechnen Sie den richtigen LED-Strombegrenzungswiderstand für jede Versorgungsspannung und LED-Farbe. Beinhaltet ausgearbeitete Beispiele, E24-Auswahl und Verlustleistung.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

DC-DC Buck Converter Modules

Adjustable step-down converter modules for bench and prototype use

Amazon →

LDO Voltage Regulator Kit

Assorted low-dropout linear regulators for prototyping

Amazon →

Electrolytic Capacitor Kit

Aluminum electrolytic capacitor kit for power supply filtering

Amazon →

Power Inductor Kit

Assorted shielded power inductors for switching supply designs

Amazon →

Verwandte Taschenrechner

Power

Buck-Konverter

Entwerfen Sie einen synchronen Abwärtswandler (Abwärtswandler): Berechnung des Tastverhältnisses, des Induktorwerts, des Ausgangskondensators und des Eingangskondensators.

General

MOSFET-Betriebspunkt

Berechnung des MOSFET-Drainstroms, der Sättigungsspannung, der Transkonduktanz und des Betriebsbereichs (Cutoff, Triode, Sättigung) für NMOS-Transistoren

Power

LDO-Aussteiger

Berechnen Sie die Verlustleistung des LDO-Reglers, den Anstieg der Sperrschichttemperatur, die minimale Eingangsspannung, den Wirkungsgrad und den Spielraum für das lineare Reglerdesign

Power

Spannungsteiler

Berechnen Sie die Ausgangsspannung, den Strom, die Thévenin-Impedanz und die Verlustleistung des Spannungsteilers aus Vin, R1 und R2. Ideal für Bias-Netzwerke und Level-Shifting.