Skip to content
RFrftools.io
PCB

Calculadora de Inductancia de Pista PCB

Calcula la inductancia parasita de pistas de cobre en PCB en función de su longitud y geometría.

Loading calculator...

Fórmula

L=(mu0l/2π)×[ln(2l/(w+t))+0.5+(w+t)/(3l)]L = (mu_0l / 2π) × [ln(2l/(w+t)) + 0.5 + (w+t)/(3l)]
L— Inductancia (H)
mu_0— Permeability of free space (H/m)
l— Longitud de la traza (m)
w— Ancho de traza (m)
t— Grosor del cobre (m)

Cómo Funciona

La calculadora de inductancia de trazas de PCB calcula la autoinductancia parcial de una traza recta de sección rectangular a partir de su longitud, su ancho y el espesor del cobre, un dato esencial para el diseño de la red de distribución de energía (PDN), la colocación del condensador de desacoplamiento y la integridad de señal en alta frecuencia. La inductancia parcial es la parte que aporta la propia traza a la inductancia del lazo por el que circula su corriente; a 100 MHz, cada nanohenrio de ella entre un condensador y un pin de un circuito integrado añade 0,63 Ω de reactancia. La calculadora modela la traza por sí sola: no tiene ninguna entrada para la altura sobre un plano de masa, así que da el mismo resultado para una microstrip, una stripline o una traza sin ningún plano.

Utiliza la expresión cerrada de Ruehli para un conductor rectangular: L=μ0l2π[ln⁡2lw+t+0.5+w+t3l]L = \frac{\mu_0 l}{2\pi}\left[\ln\frac{2l}{w+t} + 0.5 + \frac{w+t}{3l}\right], donde l es la longitud de la traza, w el ancho de la traza y t el espesor del cobre. Una traza de 50 mm, de 0,3 mm de ancho y cobre de 1 oz (35 µm), llega a 62,0 nH, es decir, 1,24 nH/mm. A 100 MHz eso supone 39,0 Ω de reactancia, muy por encima de su resistencia en CC de 82 mΩ.

La inductancia domina la impedancia de una traza por encima de la frecuencia de cruce fc=R/(2πL)f_c = R/(2\pi L), donde R es su resistencia en CC. Con cobre de 1 oz, esa frecuencia es de unos 210 kHz para la traza de 50 mm y 0,3 mm anterior, 50 kHz para la traza de alimentación de 30 mm y 2 mm del ejemplo resuelto y 395 kHz para la traza de 10 mm y 0,2 mm que la calculadora usa por defecto. Por encima de ella, acortar una traza o añadir caminos paralelos (rellenos de cobre) reduce la impedancia más que ensancharla: el ancho solo interviene a través del logaritmo, mientras que cada camino paralelo divide la inductancia, siempre que los caminos estén lo bastante separados para que su inductancia mutua sea pequeña.

La inductancia del lazo es otra magnitud, y la calculadora no la muestra. La corriente de una traza vuelve por el plano de referencia situado debajo, y lo que determina el rebote de masa y las emisiones radiadas es la inductancia del lazo completo: cuanto más cerca está el plano, más campo de la traza anula la corriente de retorno. Por unidad de longitud, la inductancia del lazo de una microstrip es L′=Z0εeff/cL' = Z_0\sqrt{\varepsilon_{eff}}/c, es decir, su impedancia por su retardo de propagación por unidad de longitud, dos valores que da la calculadora de impedancia microstrip. Para la traza de 0,3 mm anterior, son 0,62 nH/mm con el plano 1 mm por debajo y 0,22 nH/mm con el plano a 0,1 mm, una reducción del 65%, frente a 1,24 nH/mm de inductancia parcial. Para una traza mucho más ancha que su altura sobre el plano, L′≈μ0h/wL' \approx \mu_0 h/w es una estimación rápida, como en el ejemplo resuelto; da un valor algo alto porque ignora el campo de borde. Por eso los diseños de impedancia controlada colocan las capas de señal junto a los planos de masa.

Ejemplo Resuelto

Problema: calcule la inductancia de una traza de alimentación de 30 mm (2 mm de ancho, cobre de 1 oz) que alimenta una FPGA de 1 GHz con una demanda de corriente transitoria de 3 A en 1 ns.

Solución según Ruehli (la fórmula que usa la calculadora):

  1. Parámetros de la traza: l = 30 mm, w = 2 mm, t = 35 µm (1 oz)
  2. Inductancia: L = (μ0 × l / 2π) × [ln(2l/(w+t)) + 0,5 + (w+t)/(3l)]
  3. L = 2e-7 × 0,03 × [ln(0,06/0,002035) + 0,5 + 0,002035/0,09] = 6e-9 × [3,384 + 0,5 + 0,023] = 6e-9 × 3,907 = 23,4 nH
  4. Por unidad de longitud: 23,4 nH / 30 mm = 0,78 nH/mm; reactancia a 1 GHz = 2π × 1e9 × 23,4e-9 = 147 Ω
  5. Caída de tensión: V = L × dI/dt = 23,4e-9 × 3/1e-9 = 70 V (!)

Análisis: una caída de 70 V es imposible con una alimentación de 1 V, lo que demuestra por qué el desacoplamiento local es fundamental. La fórmula de Ruehli da la inductancia parcial de la traza por sí sola; un plano de masa 0,2 mm por debajo reduce la inductancia del lazo a aproximadamente μ0 × h/w = 0,13 nH/mm (3,8 nH en 30 mm), y aun así la caída sería de 11 V. Con un condensador de 10 µF que aporte la carga durante el transitorio de 1 ns, la caída real es de <50 mV. El condensador de desacoplamiento debe estar a menos de 10 mm de los pines de alimentación de la FPGA.

Consejos Prácticos

  • ✓Utilice un plano de masa adyacente para cada capa de señal: minimiza la inductancia del lazo. Una traza de 0,3 mm tiene unos 0,22 nH/mm con el plano 0,1 mm por debajo, frente a 0,62 nH/mm a 1 mm (modelo de microstrip). Eso es inductancia del lazo; la inductancia parcial que muestra la calculadora no depende del plano.
  • ✓Añádalo cosiendo cada 10 mm a lo largo de las líneas de alimentación: se conecta a los planos de tierra internos y proporciona rutas de retorno paralelas que reducen la inductancia efectiva entre un 30 y un 50%.
  • ✓Para el diseño de PDN: inductancia del plano objetivo <0,1 nH por pulgada cuadrada mediante el uso de un espaciado estrecho entre potencia y tierra (<0,1 mm) según el «Diseño de sistema digital de alta velocidad» de Smith.

Errores Comunes

  • ✗Ignorar la inductancia de las trazas en la distribución de energía: a 100 MHz, una traza de 50 mm y 0,3 mm con cobre de 1 oz tiene 39,0 Ω de reactancia inductiva frente a 82 mΩ de resistencia en CC. Por encima de unos 210 kHz, su impedancia la fija la inductancia, no la resistencia.
  • ✗Ensanchar una traza para reducir su inductancia: la inductancia parcial varía con ln(w + t), así que duplicar el ancho de una traza de 50 mm de 0,3 mm a 0,6 mm solo la reduce de 62,0 nH a 55,6 nH, alrededor de un 10%. Acortar la traza, añadir un camino paralelo bien separado o acercar el plano de retorno es mucho más eficaz.
  • ✗Descuidar la inductancia de la ruta de retorno: la inductancia del bucle de una traza de señal incluye la ruta de la corriente de retorno. Las ranuras o divisiones del plano de tierra pueden duplicar la inductancia del bucle y aumentar la EMI en 6 dB.

Preguntas Frecuentes

La inductancia crea un ruido de voltaje V = L x dI/dt. Para una señal de 1 A con un borde de 1 ns en una traza de 20 nH, el ruido es igual a 20 V, lo que satura claramente cualquier nivel lógico. Por eso es fundamental desacoplar los condensadores (que proporcionan carga local) y las longitudes de trazo cortas. Según JEDEC, la inductancia de la PDN debe ser inferior a 10 nH para los conectores DIMM DDR4.
Para la inductancia parcial que muestra esta calculadora: (1) Longitud de la traza: crece algo más rápido que de forma lineal, porque el logaritmo también aumenta; alargar una traza de 0,3 mm de 50 mm a 100 mm la eleva de 62,0 nH a 137,9 nH, 2,2 veces. (2) Ancho y espesor del cobre: un efecto débil y logarítmico, a través de ln(w + t); duplicar el ancho solo la reduce un 10%. La altura sobre un plano de masa no es una entrada, pero domina la inductancia del lazo: acercar el plano de 0,5 mm a 0,1 mm por debajo de una traza de 0,3 mm la reduce de 0,49 nH/mm a 0,22 nH/mm, alrededor de un 55%. Céntrese en trazas cortas y un retorno cercano, no en ensanchar.
No: todo conductor tiene inductancia. La inductancia parcial de una traza aislada es de aproximadamente 1 nH/mm: la calculadora da 9,9 nH para su traza por defecto de 10 mm y 0,2 mm. Un plano de masa justo debajo no cambia esa cifra, pero reduce la inductancia del lazo, a unos 0,22 nH/mm para una traza de 0,3 mm situada 0,1 mm por encima de su plano, y menos aún con trazas más anchas sobre dieléctricos más delgados. Un buen diseño la hace pequeña, nunca nula.
Cambia la inductancia del lazo, no la inductancia parcial que muestra esta calculadora, que no tiene entrada de altura. Bajo una traza de 0,3 mm, acercar el plano de 1 mm a 0,1 mm reduce la inductancia del lazo de 0,62 nH/mm a 0,22 nH/mm, alrededor de un 65%, según el modelo de microstrip de Hammerstad-Jensen. Esta es la principal ventaja de un apilamiento de impedancia controlada: el plano de referencia cercano mantiene estable la impedancia y pequeño el lazo de corriente, lo que también mejora la EMC.
Según Johnson/Graham: aproximadamente 1 nH por mm de longitud de vía. Una vía pasante en una placa de 1,6 mm tiene entre 1,5 y 2,0 nH. Dos vías de tierra adyacentes a la señal reducen la inductancia efectiva a 0,8 a 1,0 nH al proporcionar rutas de retorno paralelas. La inductancia vía a menudo domina sobre la inductancia traza en rutas de alta velocidad.

Artículos Relacionados

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Thermal Paste

Thermal interface material for component heat management

Calculadoras relacionadas