Analyseur d'impédance PDN : dompter les résonances de paires de plans grâce au découplage par algorithme génétique
Un rail d'alimentation FPGA 1,0 V/30 A nécessite une impédance plate de 100 kHz à 1 GHz. Les résonances des cavités entre les plans d'alimentation et de masse créent des pics d'impédance qu'aucune valeur de condensateur ne peut corriger à elle seule. Cet article passe en revue la physique des résonances à paires planes, puis utilise un algorithme génétique pour trouver le mélange de condensateurs de découplage optimal.
Le problème : un rail FPGA 1,0 V qui ne reste pas silencieux
Les FPGA modernes consomment 30 A ou plus d'un rail central de 1,0 V. L'impédance cible est simple à calculer :
« MATHBLOCK_0 »
Cet objectif doit être atteint en dessous de 100 kHz (où le VRM régule) jusqu'à 1 GHz (où le découplage des boîtiers prend le relais). Entre les deux, le réseau de distribution électrique (PDN) du PCB fonctionne tout seul, et c'est là que les résonances se cachent.
La planche mesure 100 mm x 120 mm, FR-4 avec « MATHINLINE_4 » et « MATHINLINE_5 ». La paire puissance-plan de masse est espacée de 0,1 mm (diélectrique de 4 mil). Voyons ce qui se passe lorsque nous l'introduisons dans l'analyseur d'impédance PDN à l'adresse [rftools.io/tools/pdn-impedance] (/tools/pdn-impedance).
# Résonances de cavité à paires planes
Deux plans de cuivre parallèles séparés par un mince diélectrique forment une cavité résonnante, exactement comme un résonateur micro-ondes rectangulaire, mais très fin. Les fréquences de résonance sont les suivantes :
« MATHBLOCK_1 »
où « MATHINLINE_6 » et « MATHINLINE_7 » sont les dimensions de la carte, « MATHINLINE_8 » et « MATHINLINE_9 » sont les indices de mode et « MATHINLINE_10 » est la vitesse de la lumière.
Pour notre panneau de 100 mm x 120 mm avec « MATHINLINE_11 » :
- TM à 722 MHz
- TM à 602 MHz
- TM à 940 MHz
Le modèle de cavité : la fonction de Novak's Green
L'analyseur utilise l'approche de la fonction de Green issue de la formulation d'Istvan Novak. L'impédance entre deux points de la paire plane est la suivante :
« MATHBLOCK_2 »
où « MATHINLINE_12 » est l'épaisseur diélectrique, « MATHINLINE_13 », « MATHINLINE_14 », « MATHINLINE_15 » et « MATHINLINE_16 » est le facteur de Neumann (1 pour « MATHINLINE_17 », 2 sinon).
Le point de sonde est placé au centre de la carte, dans le pire des cas pour les modes impairs, et représentatif d'une position BGA typique.
Pourquoi une valeur de condensateur ne suffit pas
Un seul MLCC possède une résonance en série (SRF) où son impédance chute à son ESR uniquement :
« MATHBLOCK_3 »
Un bouchon de 100 nF/0402 avec 400 pH ESL résonne autour de 25 MHz. En dessous, il semble capacitif et réduit l'impédance des basses fréquences. Au-delà, cela semble inductif et *ajoute* au problème.
Pour couvrir la totalité de la bande de 100 kHz à 1 GHz, vous avez besoin d'une combinaison de valeurs de condensateur :
| Valeur | Package | SRF typique | Couverture |
|---|---|---|---|
| 100 µF | 0805 | ~500 kHz | Transfert VRM |
| 10 µF | 0603 | ~2 MHz | Basse fréquence en masse |
| 1 µF | 0402 | ~8 MHz | Bande moyenne |
| 100 nF | 0402 | ~25 MHz | Moyenne-élevée |
| 10 nF | 0201 | ~80 MHz | Haute fréquence |
| 1 nF | 0201 | ~250 MHz | Très élevé |
| 100 pF | 0201 | ~800 MHz | Proche du GHz |
L'approche de l'algorithme génétique
L'analyseur utilise un algorithme génétique (GA) pour trouver le mélange de condensateurs optimal. Chaque individu de la population est un vecteur de 7 entiers, soit le nombre de chaque type de condensateur, limité à un maximum de 30 caps (notre carte dispose d'un espace immobilier limité à proximité du BGA).
Fonction fitness : Pour chaque solution candidate, l'outil calcule l'impédance combinée de la cavité (combinaison parallèle de l'impédance d'une paire plane avec tous les condensateurs en parallèle), puis trouve le rapport le plus défavorable entre « MATHINLINE_18 » et « MATHINLINE_19 ». L'AG minimise ce ratio. Sélection : Sélection du tournoi avec « MATHINLINE_20 ». Quatre individus sont tirés au sort ; celui qui a la plus faible condition physique (le moins de violations) gagne. Crossover : Croisement en deux points sur le vecteur génétique, avec réparation des contraintes : si l'enfant dépasse le nombre maximum de capsules, l'algorithme ajuste aléatoirement le nombre de condensateurs jusqu'à ce que la contrainte soit satisfaite. Mutation : Chaque gène a une probabilité d'ajustement « MATHINLINE_21 », suivi à nouveau d'un clampage par contrainte.Exécution de l'optimiseur
Nous configurons les paramètres suivants dans l'outil :
- Tableau : 100 mm x 120 mm, « MATHINLINE_22 », « MATHINLINE_23 »
- Espacement des plans : 0,1 mm
- Alimentation : 1,0 V, 30 A, budget d'ondulation de 5 %
- VRM : Résistance de sortie de 0,5 mΩ, inductance de boucle de 100 nH
- Gamme de fréquences : 100 kHz à 1 GHz
- Condensateurs de découplage maximum : 30
Profil d'impédance
La courbe rouge montre l'impédance d'une paire plane nue sans découplage : des pointes massives à chaque résonance de cavité. La courbe verte montre le PDN optimisé avec les 30 condensateurs placés. La ligne horizontale bleue est notre objectif de 1,67 mΩ.
L'optimiseur a atteint l'objectif sur l'ensemble de la bande. La pire violation était de −0,5 dB *en deçà de la cible, ce qui signifie que nous avons une marge.
Mélange de condensateurs optimisé
L'AG a convergé vers cette solution :
| Type | Nombre | ESR | ESL | SRF |
|---|---|---|---|---|
| 100 µF/0805 | 2 | 5 mΩ | 800 pH | 563 kHz |
| 10 µF/0603 | 4 | 12 mΩ | 600 pH | 2,1 MHz |
| 1 µF/0402 | 5 | 25 mΩ | 450 pH | 7,5 MHz |
| 100 nF/0402 | 8 | 50 mΩ | 400 pH | 25 MHz |
| 10 nF/0201 | 6 | 80 mΩ | 300 pH | 92 MHz |
| 1 nF/0201 | 3 | 100 mΩ | 250 pH | 318 MHz |
| 100 pF/0201 | 2 | 120 mΩ | 200 pH | 1,13 GHz |
Convergence GA
La forme physique (ratio « MATHINLINE_24 » dans le pire des cas) est passée d'environ 2,5 pour la génération 1 à environ 0,85 pour la génération 150, pour y plafonner. Cela nous indique que la GA a trouvé une solution presque optimale bien avant la limite des 400 générations. Exécuter 200 générations aurait été suffisant pour cette taille de carte.
Informations sur la conception
1. L'espacement des plans est plus important que vous ne le pensez
La réduction de l'espacement entre les paires planes de 0,2 mm à 0,1 mm double à peu près la capacité interplane (« MATHINLINE_25 »). Cela modifie les résonances de la cavité et peut éliminer le besoin de 2 à 3 capuchons de découplage. Si votre empilement le permet, un espacement réduit des plans est l'amélioration la moins onéreuse du PDN.
###2. L'ESL domine au-dessus de 100 MHz
Au-dessus du SRF, un condensateur semble inductif. L'ESL, et non la capacité, détermine les performances à haute fréquence. La préférence de l'optimiseur pour les boîtiers 0201 à hautes fréquences reflète leur ESL inférieur (200-300 pH contre 400-800 pH pour 0402/0603).
3. N'ignorez pas l'inductance de la boucle VRM
L'inductance de sortie du VRM (« MATHINLINE_26 ») crée une augmentation d'impédance aux basses fréquences. Si « MATHINLINE_27 » est trop élevé, même les grandes majuscules ne peuvent pas combler l'écart entre la bande passante du VRM et le réseau de découplage. L'outil le modélise sous la forme d'une série RL du VRM.
##4. La contrainte de 30 plafonds est réaliste
Avec une empreinte BGA de 15 mm x 15 mm, vous pouvez insérer environ 30 à 40 capuchons de découplage dans un halo de 5 mm autour de l'emballage. La contrainte oblige l'optimiseur à faire des compromis intelligents plutôt que de forcer par force brute avec des centaines de majuscules.
Comparaison avec une solution triée sur le volet
Une règle générale consiste à placer 10 x 100 nF, 5 x 10 µF et 5 x 1 µF, soit une solution de 20 bouchons. Son exécution dans l'analyseur montre qu'il échoue au-dessus de 200 MHz car il n'y a pas de couverture haute fréquence. L'ajout de 5 capuchons de 10 nF permet de corriger la plage de 200 à 500 MHz, mais la région 500 MHz-1 GHz présente toujours des pics de résonance.
La solution du GA utilise les 7 valeurs limites et alloue les comptes en fonction de l'endroit où l'impédance a le plus besoin d'aide. Aucune règle empirique ne peut égaler ce niveau de connaissance du domaine des fréquences.
Notes pratiques
Sensibilité à la taille de la carte : Les cartes plus grandes ont des résonances de cavité à basse fréquence. Une carte serveur de 200 mm x 250 mm peut afficher la valeur TMᵉ à 290 MHz, ce qui se situe bien dans la bande de découplage. Les cartes plus petites (50 mm x 50 mm) poussent les résonances au-dessus de 1 GHz là où elles sont moins problématiques. Constante diélectrique : Les stratifiés « MATHINLINE_28 » élevés (comme Rogers ou Megtron) abaissent les fréquences de résonance. Cela est généralement bénéfique pour le découplage (capacité interplane accrue), mais cela peut vous surprendre si les résonances se déplacent dans la bande passante de votre signal. Tangente de perte : Un « MATHINLINE_29 » plus élevé atténue les pics de résonance. Le « MATHINLINE_30 » du FR-4 fournit un amortissement modeste. Les laminés à faible perte (« MATHINLINE_31 ») présentent des pointes de résonance plus nettes et plus difficiles à supprimer.Conclusion
La conception des PDN est un problème du domaine des fréquences qui s'étend sur quarante ans. Les résonances des cavités à paires planes créent des pics d'impédance que le découplage placé à la main peut complètement ignorer. L'approche de l'algorithme génétique permet de trouver un mélange de condensateurs qui couvre toute la bande tout en respectant un budget de captage réaliste.
Essayez l'outil sur [rftools.io/tools/pdn-impedance] (/tools/pdn-impedance). Entrez les dimensions de votre carte, son empilement et ses exigences en matière d'alimentation, puis laissez l'optimiseur trouver la solution de découplage.
*Outils associés : [Impédance de trace PCB] (/calculators/pcb/pcb-trace-impedance), [Via Impédance] (/calculators/pcb/pcb-via-impedance), [Capaciteur de découplage] (/calculators/pcb/decoupling-capacitor), [Bypass Cap Resonance] (/calculators/pcb/bypass-cap-resonance) *
Articles connexes
Eye Diagram Analysis for 10 Gbps SerDes: Validating Your Channel Before You Spin
A PCB designer routes a 10 Gbps SerDes lane across a 20 cm FR-4 trace with two connectors. Learn how to use S-parameter data and an eye diagram simulation to catch a failing channel before committing to fab.
1 mars 2026
Signal IntegrityS-Parameter De-embedding: Removing Fixture Connectors from VNA Measurements
A practical walkthrough of the S-parameter analysis pipeline: viewing raw VNA data, identifying connector response, applying time gating to isolate a PCB trace DUT, checking passivity, and cascading a de-embedding file to get clean trace-only S-parameters.
1 mars 2026
ThermalHow to Size a Heatsink Correctly: Thermal Resistance Math Every Engineer Should Know
Learn how to calculate required heatsink thermal resistance (θ_SA) from power dissipation, junction limits, and thermal path resistances. Worked examples included.
4 mars 2026