Calculateur de sélection des condensateurs de découplage
Calculez la fréquence d'auto-résonance du condensateur de découplage, l'impédance à la fréquence cible, la plage de dérivation effective et le nombre de condensateurs nécessaires à l'intégrité de l'alimentation
Formule
Comment ça marche
Le calculateur de condensateur de découplage détermine les valeurs et l'emplacement optimaux des condensateurs pour la suppression du bruit de l'alimentation, ce qui est essentiel pour l'intégrité de l'alimentation des circuits intégrés numériques, la conception des FPGA PDN et la conformité CEM. Les ingénieurs du PDN l'utilisent pour atteindre une impédance cible inférieure à 100 mohm entre le courant continu et 500 MHz, empêchant ainsi le bruit d'alimentation de corrompre l'intégrité du signal.
Selon la « conception du système numérique à haute vitesse » de Smith, la réactance capacitive Xc = 1/ (2 x pi x f x C) définit l'impédance basse fréquence, mais l'ESL (inductance série équivalente, généralement de 0,5 à 2 nH) et l'ESR créent un pic de résonance à F_srf = 1/ (2 x pi x sqrt (ESL x C)). Un condensateur 100 nF 0402 avec 0,7 nH ESL résonne à 19 MHz ; au-delà, il devient inductif et perd son efficacité de découplage.
Conformément aux directives IPC-2152 PDN, l'obtention d'une impédance plate nécessite plusieurs valeurs de condensateur en parallèle : 10 uF (résonne à 500 kHz) couvre les basses fréquences ; 100 nF (résonne à 19 MHz) couvre la bande moyenne ; 10 nF (résonne à 60 MHz) et 1 nF (résonne à 200 MHz) étendent la couverture à des centaines de MHz. Chaque valeur chevauche la région inductive de la suivante.
Le placement est essentiel : selon Johnson/Graham, chaque mm de trace ajoute environ 1 nH d'inductance à l'ESL effectif du condensateur. Un condensateur de 100 nF placé à 10 mm d'une broche d'alimentation du circuit intégré a une inductance supplémentaire de 10 nH, déplaçant le SRF de 19 MHz à 5 MHz et dégradant le découplage haute fréquence de 12 dB. Placez les condensateurs de découplage à moins de 3 mm des broches d'alimentation.
Exemple Résolu
Problème : découplage de conception pour un FPGA de 1,8 V avec un courant transitoire de 200 mA en 2 ns (di/dt = 100 mA/s), impédance PDN cible < 50 mohm à 100 MHz.
Solution proposée par Smith :
- Impédance cible : Z_target = DeltaV_max/DeltaI = 0,09 V (5 % de 1,8 V)/0,2 A = 450 mohm... trop élevée. Utilisez un transitoire de 90 mV/2A = une cible de 45 mohm.
- À 100 MHz, il faut une capacité totale pour fournir Xc < 45 mohm : C > 1/ (2 x pi x 100e6 x 0,045) = 35 nF
- Mais l'ESL limite les performances : vous avez besoin de plusieurs condensateurs avec des bandes SRF qui se chevauchent.
- Conception : 2 x 10 uF (masse, SRF ~ 500 kHz), 4 x 100 nF (SRF ~ 19 MHz), 4 x 10 nF (SRF ~ 60 MHz), 2 x 1 nF (SRF ~ 200 MHz)
- Impédance parallèle à 100 MHz : 4 condensateurs 10 nF en parallèle = 4/ (2 x pi x 100e6 x 10e-9) = 15 mohm par rapport à la capacité ; ESR et ESL ajoutent environ 10 mohm.
- Total : ~25 mohm à 100 MHz — atteint l'objectif de 45 mohm avec une marge.
Conseils Pratiques
- ✓Utilisez les packages 0402 ou 0201 pour de meilleures performances en haute fréquence. Le 0402 possède 0,7 nH ESL contre 1,2 nH pour le 0805, ce qui augmente la bande passante utilisable de 30 % par note d'application TDK.
- ✓Suivez la « règle 1-2-4 » : 1 x 10 uF en vrac, 2 x 100 nF par broche d'alimentation, 4 x 10 nF répartis sur la surface de la puce : fournit une impédance plate de 100 kHz à 200 MHz conformément aux guides de conception des FPGA Intel.
- ✓Mesurez l'impédance du PDN avec VNA : la précision de la simulation est de +/- 30 % ; la mesure réelle révèle les résonances provenant des plans des circuits imprimés et via des champs qui dominent au-dessus de 100 MHz.
Erreurs Fréquentes
- ✗En utilisant une seule grande valeur de condensateur, un condensateur de 10 uF fournit <1 mohm at 10 kHz but >100 ohms à 100 MHz grâce à l'ESL. Vous devez utiliser plusieurs valeurs pour la couverture haut débit conformément à la norme IPC-2152.
- ✗Ignorer l'inductance dans le chemin de découplage : un seul via de 0,3 mm ajoute 1,5 nH, ce qui est comparable à l'ESL du condensateur. Utilisez plusieurs vias ou placez le condensateur sur la même couche que la broche d'alimentation selon Johnson/Graham.
- ✗Placer les condensateurs loin du circuit intégré : chaque 5 mm de trace ajoute une inductance de 5 nH, abaisse le SRF de 5 sqrt (5/0,7) = 2,7 x et réduit l'efficacité des hautes fréquences de 8 dB.
Foire Aux Questions
Shop Components
As an Amazon Associate we earn from qualifying purchases.
Calculateurs associés
Power
Régulateur de commutation Ripple
Calculez l'ondulation de la tension de sortie du convertisseur Buck, l'ondulation du courant d'inductance et la contribution ESR pour la conception des régulateurs de commutation
PCB
PCB Trace Inductance
Calculez l'inductance parasite des traces de PCB à l'aide de la formule de Ruehli, y compris l'inductance par unité de longueur et l'impédance inductive aux fréquences clés
General
LC Resonance
Calculez la fréquence de résonance, l'impédance caractéristique, le facteur Q et la bande passante d'un circuit LC en série ou en parallèle. Entrez l'inductance, la capacité et la résistance série en option.
PCB
Largeur du tracé
Calculez la largeur minimale des traces de PCB pour un courant, un poids de cuivre et une élévation de température donnés conformément aux normes IPC-2221 et IPC-2152. Inclut la résistance et la chute de tension.