Designer de filtres à boucle PLL

Le calculateur de filtre de boucle PLL calcule les valeurs des composants des filtres de boucle à verrouillage de phase de type 2, essentiels pour la conception de synthétiseurs de fréquence, les circuits de récupération d'horloge et le développement de systèmes de communication. Les concepteurs de circuits intégrés, les ingénieurs RF et les développeurs intégrés l'utilisent pour atteindre la bande passante de boucle cible et la marge de phase. Selon Best « Phase-Locked Loops : Design, Simulation, and Applications » (6e éd., McGraw-Hill) et Banerjee « PLL Performance, Simulation, and Design » (5e éd.), la PLL de type 2 utilise une pompe de charge avec un filtre RC passif fournissant une réponse de second ordre. Les spécifications de bruit PLL applicables aux systèmes de communication sont conformes à l'UIT-R SM.1538 et à la norme IEEE 1139-2008 (Définitions standard des grandeurs physiques pour la métrologie fondamentale des fréquences et du temps — Instabilités aléatoires). La bande passante de boucle omega_c détermine le temps de verrouillage (t_lock ~ 2*pi/omega_c) et le filtrage du bruit de phase : une bande passante plus large suit les entrées plus rapidement mais transmet plus de bruit de référence. La marge de phase phi_m contrôle le dépassement : 45 degrés donne 23 % de dépassement, 65 degrés donne 5 %. Selon Banerjee « PLL Performance, Simulation, and Design » (5e éd.), phi_m optimal = 48-55 degrés équilibre vitesse et stabilité. Équations des composants : C1 = Icp*Kvco/ (Omega_C^2*N), R1 = tan (phi_m) *Omega_C*C1, C2 = C1/10 pour un espacement des pôles multiplié par 10.