SMPSバックコンバータの安定性:モンテカルロチューニング

##「十分良い」コンポーネント値の問題

定常状態での計算が完了しました。12V→5V、2Aのバックコンバータは適切な出力電圧を生成し、インダクタのリップルは仕様の範囲内であり、出力コンデンサはリップル電圧を低く抑えます。紙の上ではきれいに見えます。

タイプIIIの補償器による電圧モード制御には7つの調整可能なパラメーターがあり、定常状態解析ではループの安定性については何も言えません。基板をスピンする前に、位相余裕とゲイン余裕が必要です。また、部品が公称値より 20% オフになったときや、1年後に誰かがコストダウンのために出力コンデンサを変更したときのループの動作を知っておく必要があります。

これが SMPS制御ループ安定度アナライザーの目的です。

ノミナル・デザインのセットアップ

設計はIoTゲートウェイレールで、入力は12 V、出力は 5 V、出力は 2 A です。ツールのデフォルト値は次のとおりです。

アナライザーは、降圧の状態空間平均モデル (ESR ゼロと LC 共振による負荷の減衰を含む) からプラントを構築し、以下を報告します。 位相マージンが45°でゲインマージンが10dBという通常の目標値内に収まります。クロスオーバーは $F_{sw}$ の13.7％で、$F_{sw}/2$ をはるかに下回っています。ツールがマージンを報告するのは、クロスオーバーが $F_{sw}/2$ を下回る場合のみです。これは、クロスオーバーが $F_{sw}/2$ を超えると、平均化されたモデルも実際のコンバータも線形ループのようには動作しないためです。

LC ダブルポールと ESR ゼロ

出力フィルタは二重極を次の位置に配置します。

ここで、植物相は-180°に向かっています。タイプ III の補償器の 500 Hz と 1500 Hz の 2 つのゼロによってブラケットされ、クロスオーバーの前に位相が回復します。20 kHz と 50 kHz の 2 つの極は、ゲインをその上で再びロールオフします。

コンデンサのESRにはそれ自体でゼロが加算されます。

それはほぼまさにクロスオーバーです。クロスオーバー時は約43°の位相ブースト（atan(13.66/14.47)）をもたらしますが、この設計はそれに依存しています。

モンテカルロを走る

許容値を設定:

利回りとは、位相マージンが45°以上**かつゲインマージンが10dB以上の試行の割合です。結果: デザインは頑丈です。ESR 4.3°、キャパシタンス2.1°、インダクタンス0.5°、負荷0.1°といった位相マージンの広がり具合によって、1つの感度でパラメータがランク付けされます。ループはESRゼロに依存しているため、ESRが最も重要です。

実際に壊れる場所：セラミックのコストダウン

発売から1年後、誰かが220 µFの電解コンデンサを、より小さく、安価で、リップルが小さい220 µFのMLCCに置き換えました。ESRを5 mΩ に設定し、補償器はそのままにして、これをモデル化します。

ESRゼロは、クロスオーバーをはるかに上回る14.5kHzから145kHzに移行し、それに伴って位相マージンが約33°になりました。名目上はループはまだ安定していますが、45°に達する基板は半分未満で、最悪の基板は負荷ステップ後に激しく鳴ります。BOM レビューでは、「より優れた」コンデンサのどれも危険には見えません。

解決策:部品ではなくコンペンセータを再チューニングしてください

ESR ゼロがなくなると、コンペンセータがその位相自体を供給する必要があります。ゼロを LC の極に近づけ、1 番目の極を邪魔にならないように動かします。

クロスオーバーは11kHzから9.7kHzに少し低下し、試行するたびに45°がクリアされます。また、ループがESRのように緩い部品パラメータに依存しなくなるため、スプレッドによって (σ = 1.3°（電解設計の場合は4.8°に対して (σ = 1.3°）が狭くなります。

ボード線図で注目すべき点

ESR ゼロの位置 クロスオーバーに近い場合、設計はそれに依存します。コンデンサのタイプと ESR 範囲を BOM ノートに記録しておくと、コストダウン時に黙って入れ替えることはできません。 RHP ゼロ 電圧モードのバックコンバータにはゼロがありません。トポロジーをブーストまたはバックブーストに切り替えると、アナライザは $D'^2R/(DL)$ に右半平面のゼロを追加します。これにより、実現可能なクロスオーバーが制限され、負荷電流が増加するにつれて下降します。 ゲイン・マージンと $F_{sw}/2$ の制限 Kを十分に上げても、スイッチング周波数の半分でもループ・ゲインは0dBを上回ります。その後、アナライザは、もはや当てはまらなくなったモデルの数値を引用する代わりに、マージンをまったく報告せず、その理由を説明します。

まとめ

デフォルトのバック設計は堅牢で、位相マージンが77.3°で、コンデンサが±20％の場合、モンテカルロ収率は 100% です。リスクは選択した部品の許容誤差ではなく、誰かが後で選択する部品です。セラミック出力コンデンサを使用すると、同じ補償器を使用しても収率が 44.9% に低下します。2分間再調整すると、59°と 100% の歩留まりが回復します。

モンテカルロ法は、現在の BOM にあるものだけでなく、これまでに構築したすべてのコンデンサオプションで試してみてください。

2026-09-19を更新しました。この記事の以前のバージョンでは、デフォルト設計で8kHzのクロスオーバー、52°の位相マージン、71％のモンテカルロ収率を引用していましたが、アナライザではこれらの数値は得られません。上記の数値は現在のツールからのものです。 SMPS 制御ループ安定性アナライザー