Skip to content
RFrftools.io
Power

バックコンバータ設計計算ツール

同期整流式降圧コンバータの設計:デューティサイクル、インダクタ、出力および入力コンデンサ、ピーク電流、リップルを計算します。無料で即時に結果が得られます。

Loading calculator...

公式

D=VoutVin,Lmin=(Vin−Vout)⋅Dfsw⋅ΔILD = \frac{V_{out}}{V_{in}},\quad L_{min} = \frac{(V_{in}-V_{out})\cdot D}{f_{sw}\cdot \Delta I_L}

参考: Erickson & Maksimovic, "Fundamentals of Power Electronics" 3rd ed.

D— デューティサイクル
Vᵢₙ— 入力電圧 (V)
Vₒᵤₜ— 出力電圧 (V)
fₛw— スイッチング周波数 (Hz)
ΔIL— インダクタ電流リップル (A)

仕組み

バックコンバータカリキュレータは、ポイントオブロードレギュレータ、バッテリ充電器、および組み込み電源に不可欠なステップダウンDC-DC変換のデューティサイクル、インダクタ値、およびコンデンサ要件を計算します。パワーエレクトロニクス・エンジニア、ハードウェア設計者、SMPS開発者は、このツールを使用して90～ 98% の電圧低減効率を達成しています。エリクソン＆マクシモビッチの「パワーエレクトロニクスの基礎」（第3版）によると、同期バックコンバータは、5 mΩ Rds（on）を示すGaN FETを適切に選択すると、500kHzのスイッチング周波数で 97% の効率に達します。デューティ・サイクル D = Vout/Vin によって、連続導通モード (CCM) における電圧変換比が決まります。インダクタの選択は L = Vout (1-D)/(fsw × ΔIL), ) に従います。ここで、TI アプリケーションノート SLVA477 によると、ピークツーピークリップル電流は 20 ～ 40% が標準となっています。出力コンデンサの要件はリップル電圧目標によって異なります。セラミックコンデンサの場合はCout = ΔIL/(8 × fsw × ΔVout) 、ESRが支配的なリップルにはESRが必要です < ΔVout/ΔIL. 最新の統合コンバータ（TI TPS62840、静止時60nA）は、1µAの負荷電流でも 95% の効率を実現します。

計算例

最大負荷が3Aのラズベリーパイ電源用に、12V～3.3Vのバックコンバータを設計します。目標スペック:出力リップルが 30 mV 未満、効率 92% 以上、スイッチング周波数 500 kHz。ステップ 1: デューティサイクルの計算 — D = 3.3/12 = 0.275 (27.5%)。ステップ 2: 30% リップルのインダクタを選択— ΔIL = 0.3 × 3 A = 0.9 A. L = 3.3 × (1-0.275)/(500k × 0.9) = 5.3 µH。飽和電流が8.5Aの標準4.7µH (Würth 744373680047) を使用してください。ステップ 3: 出力キャパシタンスの計算 — Cout = 0.9/ (8 × 500k × 0.03) = 最小 7.5 µF。3 × 22 µF/10V X5R セラミックを使用してください (DC バイアスディレーティング後の有効値は 45 µF)。ステップ 4: 補償機能が組み込まれたコントローラの選択 — TI TPS54360 (60 V 入力、3.5 A 出力)。ステップ5: 効率の検証 — 推定:導通損失 = 3² × 0.07Ω = 0.63 W、スイッチング損失約 0.3 W。総損失約 0.93 W。効率 = 9.9 W/ (9.9 + 0.93) = 91.4%。

実践的なヒント

  • ✓TIの「電源設計セミナー」によると、X5RまたはX7Rの誘電体を備えたセラミックコンデンサを使用してください。Y5VコンデンサはDCバイアスで80％の容量を失い、±22％の許容誤差を示します
  • ✓スペクトラム拡散周波数変調 (SSFM) を実装してEMIピークを10〜15dB低減します — TI TPS65281は高調波拡散のためにスイッチング周波数を± 6% 変化させます
  • ✓寄生インダクタンスを最小限に抑えるために、入力コンデンサと出力コンデンサをICピンから5 mm以内に配置します。10 mmのトレースで10 nHが追加され、50 A/µs di/dtで500 mVの電圧スパイクが発生します。

よくある間違い

  • ✗インダクタの飽和電流を無視 — 定格2Aの10µHインダクタは3Aのピーク (DC+リップル) で飽和し、インダクタンスの 80% を失い、出力電圧の低下を引き起こす
  • ✗高周波での電解コンデンサの使用—アルミニウム電解コンデンサは500kHzで100-500 mΩ ESRであるため、MLCCセラミックの場合は10mV未満であるのに対し、90〜450mVのリップルが発生します
  • ✗入力コンデンサの要件を無視すると、入力電流はD × Iload でパルスされる。入力容量が不十分だと、入力リップルが 30 ～ 50% 大きくなり、EMI 要件を満たさない

よくある質問

モハンの「パワーエレクトロニクス」（第3版）によると、損失には次のものが含まれます。伝導（Irms²×Rds（on））（全負荷で通常1〜3％）、スイッチング（½×Vin × Iout×（tr+tf）×fsw）、500kHzで1～5％、ゲートドライブ（Qg × Vgs × fsw）、0.1-0.5％、インダクタDCR（Iout² × DCR）)、0.5-2%。GaN FETは、スイッチング損失をシリコンMOSFETの10分の1に低減することにより、99% の効率を達成します。
周波数が高くなると、LC 部品の小型化が可能になりますが、スイッチング損失が増加します。アナログ・デバイセズのAN-1471によると、車載用/高電力（10W以上）では100～300kHz、民生用（1～10 W）では300kHz～1MHz、モバイル/コンパクト設計（1W未満）では1～3MHzです。EMI 要件により、放送帯域 (AM: 530 kHz-1.7 MHz) 以外の周波数が要求される場合があります。
はい。マルチフェーズバックコンバータは、200A以上でサーバのCPUに電力を供給します。インテルVR14仕様では、300Aで12V～1.0V、負荷過渡応答が20mV未満である必要があります。これは6～8相で1相50Aで、92% の効率を実現しています。インフィニオンのアプリケーションノートによると、相間の電流分担精度が± 3% であることが重要です。
不安定になるのは通常、フィードバックループの位相マージンが不十分 (45°未満) であるためです。セラミック出力コンデンサはESRが低いため、タイプIIの補償を安定させるESRゼロがなくなります。解決策：タイプIIIの補償（2つのゼロを加算）を使用するか、セラミックコンデンサ用に設計されたコントローラ（TI TPS62913）を選択するか、出力コンデンサと直列に10-50 mΩ 抵抗を備えた小さなESRを追加します。
最新のバックコントローラには、定格電流の120〜150％でサイクルごとの電流制限が組み込まれています。TI SLVA504によると、ヒカップモード保護は短絡時の平均電力を通常動作の 5% 未満に低減し、熱による損傷を防ぎます。重要なアプリケーションでは、出力ヒューズ (ファストブロー、最大負荷の 125%) と入力逆極性保護 (P-FET または理想ダイオードコントローラ) を追加してください。
L = ボルト × (1-D)/(fsw× ΔIL), )。ここで、D = ボルト/ヴィン30% のリップルを目標とする、2 A、300 kHz で 12 V → 5 V の場合:D = 0.417、 ΔIL = 0.6 A。L = 5 × 0.583/(300k × 0.6) = 16.2 µH。22 µH の標準値を使用してください。Würth Electronikのガイドラインに従い、Iat ≥ Iout + ΔIL/2 = 2.3 A で、Irms 定格が Iout = 2 A 以上のインダクタを選択してください。
TI SLVA630による出力リップル源：(1) インダクタリップル電流充電コンデンサ — Lを下げるかCoutを増やす。(2) コンデンサESR — MLCCセラミックは、電解系の場合は50-500 mΩ に対して2-10 mΩ ESRです。0.6 A リップル×100 mΩ ESR = 60mVリップル。(3) PCBレイアウト — 高電流ループ (FET-インダクタ-コンデンサ-FET) を 2 cm² 未満に維持。(4) 出力容量が不十分 — X5Rセラミックは定格DC電圧で 50% の容量を失います。
軽負荷時には、固定損失が支配的です。ゲート駆動電力 = Qg × Vgs × fsw (たとえば、20 nC × 5 V × 500 kHz = 50 mW)、コントローラの静止電流 (1-5 mA × Vin)、および同期式の FET ボディダイオード伝導です。TI TPS62840 データシートによると、パルス周波数変調 (PFM) は、1 µA 負荷時まで 90% を超える効率を維持します。PFMを使用しない場合、1% 負荷時の効率は50～ 60% に低下します。

関連記事

Power Electronics

バックコンバータ:インダクタ、コンデンサ、効率

同期整流式降圧コンバータをゼロから設計する方法デューティ・サイクル、インダクタ値、出力コンデンサを計算し、実例を用いて効率を推定します。

Power Electronics

マグネティクス・オプティマイザー:パレート・オプティマイザー

マグネティクス・オプティマイザによる48V～12V、36Wのフライバック・トランス：サイズに対する損失、メーカーデータによるコア損失、インターリービングの価値をパレート前線で確認できます。

Power Electronics

SMPSバックコンバータの安定性:モンテカルロチューニング

SMPS制御ループ・スタビリティ・アナライザによる12V～5Vの降圧：位相マージン、モンテカルロ収率、およびセラミック出力コンデンサにスワップすると安定したループが切断される理由

高度なシミュレーションツール

SMPS Control Loop Stability Analyzer

Model switch-mode power supply control loops using small-signal transfer functions. Get Bode plots of T(s), extract phase margin, gain margin, and crossover frequency, then run Monte Carlo trials over component tolerances (L ±20%, C ±20%, ESR ±50%, load ±30%) to compute manufacturing yield.

Magnetics & Transformer Design Optimizer

NSGA-II optimizer finds Pareto-optimal core and winding designs across 40 cores (E, ETD, PQ, RM and toroids) and 104 core/material combinations, with TDK and Ferroxcube ferrites and Micrometals iron powder. Minimizes total loss and volume simultaneously — shows the full efficiency-vs-size trade-off frontier.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

DC-DC Buck Converter Modules

Adjustable step-down converter modules for bench and prototype use

Amazon →

LDO Voltage Regulator Kit

Assorted low-dropout linear regulators for prototyping

Amazon →

Electrolytic Capacitor Kit

Aluminum electrolytic capacitor kit for power supply filtering

Amazon →

Power Inductor Kit

Assorted shielded power inductors for switching supply designs

Amazon →

関連計算ツール

Power

LDO サーマル

LDOレギュレータの電力損失、接合部温度、熱マージン、および最小ドロップアウト電圧を計算して、熱設計を検証します。

Power

分圧器

Vin、R1、R2から分圧器の出力電圧、電流、テブナンインピーダンス、および電力損失を計算します。バイアスネットワークやレベルシフトに最適です。

Power

RCスナバ

測定したリンギングからRCスナバの定数を決めます。スナバなしと既知のコンデンサを追加したときのリンギング周波数から、寄生容量と寄生インダクタンス、スナバ抵抗とスナバコンデンサ、抵抗の消費電力、最小オン時間と照合した時定数を求めます。

Power

LED 抵抗

LED の正しい電流制限抵抗を計算してください。正確な値、最も近いE24規格、実際の電流、および消費電力が表示されます。