クリティカル・トレース長計算ツール
伝送ラインの影響が出る前のPCBの最大トレース長を求めましょう。トレースを t_r/6 と t_r/2 の両方の基準と比較し、伝搬遅延を報告します。
公式
参考: E. Bogatin, "Signal and Power Integrity — Simplified", 2nd ed. (20% rule); E. Bogatin, "The Critical Length of a Transmission Line", Polar Instruments
仕組み
すべてのPCBトレースは伝送線路です。問題は、それが1つであるかどうかではなく、そうでないふりをして逃げることができるかどうかです。その答えは、トレース遅延と信号の立ち上がり時間をどのように比較するかに完全に依存します。
信号は $c/\ sqrt {\ varepsilon_ {r, eff}} $ で伝わるため、単位長あたりの遅延は次のようになります。
FR4 ストリップラインの場合は約 6.8 個/mm、FR4 マイクロストリップの場合は約 5.6 個/mm。マイクロストリップは、磁場の一部が空気中を流れるため、実効誘電率が低下するため、高速です。
ラウンドトリップ引数
ドライバが切り替わると、波がトレースを下方向に伝わり、遠端のミスマッチを反射して、 後に戻ります。そのラウンドトリップ全体が立ち上がり時間内に完了した場合、反射が起きてもドライバは遷移を続けています。つまり、ソースと負荷はロックステップのままになり、ネットは集中コンデンサのように動作します。往復がエッジよりも長くなる場合にのみ、反射はリンギング、オーバーシュート、またはフォールス・クロック・エッジといった明確なステップとして現れます。
これにより、臨界長がわかります。
実際はどういう意味ですか
FR4マイクロストリップのエッジが1nsの場合、許容限界長は約34 mm、つまり1インチ強という控えめな長さになります。150 ps の DDR4 エッジでは、約 5 mm の出力が得られます。これが、最近のボードがほとんどすべてを終端処理する理由です。現在のエッジレートでは、基本的にトレースが電気的に短絡することはありません。
この基準はクロック周波数ではなく、エッジレートに依存することに注意してください。エッジが 200 ps の 1 MHz 信号は、エッジが同じの 1 GHz クロックと同じ処理が必要です。
計算例
問題：エッジが500psの100MHzのLVCMOSクロックは、外側の層のFR4ボードに80mmの経路を伝えます。終端処理は必要ですか?
ステップ1-実効誘電率FR4 (er = 4.2) のマイクロストリップでは、フィールドの一部が空気中を流れるため、er_eff は約 3.2 になります。
ステップ 2-伝播遅延: t_pd = sqrt (3.2) /0.299792458 mm/ps = 1.789/0.2998 = 5.97 ps/mm
ステップ 3-トレース遅延: t_d = 80 mm * 5.97 ps/mm = 478 ps
ステップ4-控えめな臨界長。Bogatin の 20% ルールでは、トレース遅延は立ち上がり時間の 5 分の 1 になります。 L_Crit = 500 ps/(5 * 5.97 ps/mm) = 16.8 mm
ステップ 5-比率: 80 /16.8 = リミットの4.8倍を超えています。これは断じて伝送線路です。
ステップ 6-立ち上がり時間が遅延の 3 倍を超えるだけでよいという許容ルールからしても、L_Crit = 27.9 mm で、それでも配線は 2.9 倍長すぎます。
ステップ 7-修正。制御インピーダンスとして配線し、ラインインピーダンスからドライバ出力インピーダンスを引いたサイズの直列終端抵抗をドライバに追加します。50 オームのラインと 20 オームのドライバでは、出力ピンから数ミリ以内に配置された 33 オームを使用してください。
ステップ8-内側の層と比較してください。同じFR4のストリップラインでは、t_pd = 6.84 ps/mm、L_Crit = 14.6 mmとなり、フィールドパスに空気がないため、約 13% 短くなります。
実践的なヒント
- ✓デフォルトでは保守的なルールを使用し、リセット、LED、設定ストラップなどの低速で重要ではないネットワークには許容ルールを使用してください。
- ✓ドライバ側で直列終端のポイントツーポイントネット。マルチドロップトポロジの場合は、レシーバ側でパラレルまたはテブナン終端を使用します。
- ✓ゼロオームのリンクを取り付ける場合でも、直列抵抗のフットプリントは制限値に近いネットに残しておいてください。後でパッドを追加すると、ボードスピンが発生します。
- ✓現在のエッジレートでは、ほとんどすべてが電気的に長いことを覚えておいてください。終端処理をデフォルトとして扱い、短いトレースを例外として扱います。
- ✓合計遅延時間をセットアップと保留予算と照らし合わせて確認してください。トレースが電気的に短くても、タイミングバジェットを上回ることがあります。
- ✓ネットが限界長を超える場合は、ルート全体で基準面をしっかり保ってください。リターン経路が断線した場合、インピーダンス制御は何の意味もありません。
よくある間違い
- ✗エッジレートではなくクロック周波数で判断します。高速ドライバを搭載した低速クロックでも、やはり終端処理が必要です。基準となるのは、繰返し速度ではなく、遷移に関するものです。
- ✗マイクロストリップとストリップラインには同じ臨界長を使用します。マイクロストリップはFR4で約 13% 速く動作します。これは、フィールドの一部が空気中にあるため、それに比例して長いトレースを許容できるためです。
- ✗直列終端抵抗をドライバから離して配置します。出力ピンの限界長のごく一部に収まらないと、ただのスタブになってしまいます。
- ✗タイミングマージンの厳しい信号にパーミッシブルールを適用します。これにより、リンギングが目立つようになります。リセットラインには問題ありませんが、ストロボには問題ありません。
- ✗基準面は連続していなければならないことを忘れています。長さの基準を満たす配線でも、その戻り電流が分割面の周りを迂回しなければならない場合には、やはり正しく動作しません。
よくある質問
高度なシミュレーションツール
Shop Components
As an Amazon Associate we earn from qualifying purchases.
関連電卓
Signal
立ち上がり時間 ↔ BW
デジタル立ち上がり時間を信号帯域幅に変換します。最低周波数、3 dB 帯域幅、IPC-2251 スペクトル帯域幅、およびクロックの最大有効高調波が得られます。
PCB
制御された Z
表面マイクロストリップ、埋め込みマイクロストリップ、およびストリップラインPCBトレースの特性インピーダンスを計算します。Z0、実効Er、およびターゲット・トレース幅を求めます。無料で即時に結果が得られます。
PCB
PCB クロストーク
シグナルインテグリティ解析のためのPCBトレースのクロストークNEXT、FEXT、およびカップリング係数を計算します。臨界長とガードトレースの間隔を決定します。無料で即時に結果が得られます。
PCB
ビア・スタブ・レゾナンス
高速PCB設計におけるスタブ共振周波数、信号ノッチ深度、およびバックドリルの利点を介して計算します。スタブの長さを最適化します。無料で即時に結果が得られます。